期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
ASIC设计中基于Verilog语言的inout(双向)端口程序设计 被引量:6
1
作者 王天盛 李斌桥 +3 位作者 赵毅强 李树荣 裴志军 姚素英 《计算机工程与应用》 CSCD 北大核心 2003年第34期129-132,183,共5页
论文详细介绍了基于Verilog硬件描述语言的inout(双向)端口设计方法,提出了一种与实际情况吻合的仿真方法,并通过CMOS图像传感器控制电路设计中一个可综合的设计实例,指出了设计和仿真中应注意的问题。
关键词 asic verilog hdl inout 双向端口 仿真
下载PDF
基于Verilog HDL的IIC总线IP核设计 被引量:7
2
作者 朱诚诚 石晶晶 +1 位作者 陈斯 张萌 《电子器件》 CAS 北大核心 2015年第6期1336-1340,共5页
设计片上系统时往往需要各种数据接口,为了解决片上系统间的数据传输的实际需求,设计了一种更为简捷的IIC总线接口,并利用Verilog HDL语言进行了IIC总线IP核的设计,使得所设计的IIC总线接口具有良好的移植性,实现了不同速率模式下的数... 设计片上系统时往往需要各种数据接口,为了解决片上系统间的数据传输的实际需求,设计了一种更为简捷的IIC总线接口,并利用Verilog HDL语言进行了IIC总线IP核的设计,使得所设计的IIC总线接口具有良好的移植性,实现了不同速率模式下的数据传输,可以方便地应用到片上系统、各类集成电路数据接口等设计中。 展开更多
关键词 专用集成电路 IIC总线IP核设计 仿真及硬件测试 verilog hdl 状态机
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部