百万门级ASIC/SOC设计:EDA工具的选择

1 引言纵观人类社会科技进步的历史,人类的智慧和创造性不仅表现在设计、生产最终直接消费产品的发明创造上,与此同时科学家和发明家为了打破人类自身局限而进行的无数延伸智慧和体力进行创造所获得的成就同样令我们由衷地赞叹。我们不可否认,在科技高度发达的今天,我们更加离不开这类高科技工具的有效应用。

宇航用总线型上注刷新ASIC的设计

当前宇航任务中,SRAM型FPGA易受到单粒子效应的影响,造成非预期的功能失效。为消减单粒子效应的影响、减小FPGA在轨维护重复开发和测试的工作量,设计了一款支持多种总线、适配多型FPGA和存储器的上注刷新ASIC芯片,用于完成FPGA的程序加载、动态刷新、程序上注等操作。首先介绍了ASIC系统层级、模块层级设计、工作流程规划,并简述了ASIC抗单粒子原理。通过对通信协议的兼容设计,ASIC同时支持CAN总线、RS485总线;通过对FPGA配置位流结构分析,ASIC支持9种FPGA的加载和刷新,并实现国产兼容;通过对存储器数据格式转换,ASIC能够在BPI Flash、SPI Flash、PROM等多种存储器中存储配置位流;对刷新的触发、SEFI检测、刷新的执行进行了论述。对影响ASIC上注速度的因素进行了分析和仿真验证;使用原型验证板、ASIC验证板配合可插拔的FPGA、存储器上浮小板完成流片前后的各项功能验证,验证结果符合预期。评估刷新的效果并与其他在轨维护方案进行对比,总线型FPGA上注刷新ASIC具有一定优势,可以高效、可靠地满足宇航FPGA的多种在轨维护需求。

基于RISC-V内核的UHF RFID阅读器SoC设计

为降低RFID阅读器产品设计的难度和结构复杂度,设计一款符合ISO/IEC 18000-6C协议的RFID阅读器SoC。系统用硬件实现协议中对于阅读器要求的脉冲间隔码模块、循环冗余编码/校验模块、FM0码/Miller码解码模块等。(有歧义)选用开源RISC-V内核蜂鸟E203提供控制和用户可编程空间。编写基于FreeRTOS实时嵌入式操作系统的SoC配套软件。经过测试,该设计能够在FPGA芯片内正常运行,实现符合协议对阅读器通信要求的相关操作,能够支持二次开发实现除RFID通信外的其它操作。

集成电路设计与集成系统专业课程思政融入与探索——以“SoC设计”课程为例

文章以“SoC设计”课程为例,对集成电路设计与集成系统专业(以下简称“集成电路专业”)课程思政融入进行探索。从立德树人根本任务出发,围绕专业面向国家战略需求培养高素质应用研究型人才的培养目标,根据学生的特点,并结合课程内容的知识体系及集成电路行业发展现状,采用模块化教学和“滴灌式”教育相结合的方式,探索在多时间跨度和多空间维度进行课程思政融入,使思想政治教育贯穿教学全过程。

ASIC/SoC前端设计流程剖析

1 引言步入二十一世纪,原先对集成电路的认识基本仅限于其外部引脚功能而对其内部构造和实现感到很神秘的中国工程师们,在国家大力发展集成电路产业的优惠政策鼓舞及在国际集成电路产业热点向中国大陆转移的大好形势下。

基于Python脚本的SoC寄存器模块自动化设计

片上系统芯片(SoC)包含大量可通过系统总线配置的寄存器模块。在芯片设计流程中,需要人工设计寄存器模块功能,并形成可阅读的设计文档,再由硬件描述语言(Hardware Description Language)描述为实际数字电路,还需要有便于芯片仿真验证的寄存器模型以及基于C语言的嵌入式固件程序用于应用软件开发。本文提供一种基于Python脚本语言的芯片设计流程,将上述芯片设计流程串联起来,做到一次规格设计,自动化输出寄存器模块的不同设计描述,有效提高了SoC芯片设计效率。

用于SoC芯片启动和调试的SPI转AHB接口设计

阐述设计的SPI转AHB模块,创造性地结合SPI Slave接口和AHB总线主设备接口的两种协议,专门用于SoC芯片的启动和调试场景,在FPGA实测和实际流片项目中,均得到验证和实际应用。

一种高精度消除SOC累积误差电路的设计

本文设计了一种用于电动汽车蓄电池管理系统中的高精度消除SOC(荷电态)累积误差电路方案,该方案基于磷酸铁锂电池全生命周期的特点,采用三段法,在起始点利用读表法确定SOC初始值,过程中通过高精度的电路和提高采用频率的方法来减少计算误差,通过提高单体电池电压的测量精度,在充放电末端修正计算中的累积误差,以实现精确预测电动汽车电池SOC的目标。

“SoC设计山寨化”背后:设计服务推动ASIC复苏

设计服务通过缩短并降低SoC设计的时间、成本和风险门槛,揭开了SoC设计的神秘面纱,推动了ASIC需求的复苏,同时也改变了Fabless在整个半导体产业链中的定位和价值。

基于IP核的智能化电器SOC设计与实现

提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPGA上的硬件仿真和对实际构成的保护单元的实际测试 ,验证了芯片设计的正确性。在现有设计基础上通过IP复用 ,只需改变保护算法模块和重新设置数据与任务调度模块就能设计用于其他电力设备保护的芯片。该芯片和微处理器结合构成了当今比较理想的智能化电器设计硬件平台。

基于SoC单片机的医疗护理床系统设计

设计了一个基于SoC单片机C8051F020的多功能医疗护理床控制系统．通过对控制部分和遥控部分的硬件电路、软件程序及系统抗干扰的设计,实现了病人使用遥控器对医疗护理床各个部分的智能控制,实现了医疗护理的自动化、智能化．本系统具有操作简单、可靠性高、精度高、成本低等特点．

基于SoC的现代电子系统设计课程创新研究

随着SoC(System on Chip)应用越来越广泛,现代电子系统大多以SoC为基础进行设计。首先调研目前的SoC电子系统设计课程,在此基础上介绍了内容上和教学模式上具有一定创新的现代电子系统设计相关课程,并详细介绍了课程的教学指导思想、教学内容和教学模式及课程开设的效果。

航天器总线管理系统的SOC设计与研究

高速、高可靠、低功耗的智能型串行系统总线是航天器进一步发展必须解决的一个关键问题。以1553B总线控制器为例,采用SOC设计方法,研究了航天器系统总线的设计和实现。首先按照1553B总线标准设计了总线管理SOC的系统结构,然后重点解决了SOC设计中的IP开发应用、可靠性设计、容错机制及低功耗实现等关键技术。采用这些SOC设计方法的1553B总线协议处理器取得了一次流片成功,为今后更高速率的航天器总线管理系统的SOC研究提供了一种思路和方法上的借鉴。

DDC数字下变频ASIC电路设计

为了利用ASIC电路实现数字下变频的功能,分析了数字下变频的结构,采用正向设计方法并利用硬件描述语言Verilog实现各模块的功能,最后基于0.13μm工艺实现版图设计,完成ASIC电路流片。

硅条探测器前端ASIC芯片测试系统电路设计

介绍一种前端读出专用集成电路(ASIC,Application-Specific Integrated Circuit)芯片性能测试系统的电路设计与实现。该ASIC芯片可用于构成硅微条探测器、硅条、Si(Li)和CsI探测器的前端读出电子学系统。本文详细描述了测试系统的构成,主要电路设计,系统应用以及部分测试结果,并简要介绍了被测ASIC芯片的电路结构。

Garfield系列SoC芯片可测性设计与测试

随着生产工艺的进步和芯片复杂度的增加,SoC芯片的测试问题显得越来越重要,传统的测试方法已不能满足现在的设计要求。文章介绍了基于130nm工艺的Garfield芯片可测性设计,包括边界扫描测试、存储器内建自测试、全速扫描测试和参数测试;分析了全速测试时钟的生成和测试压缩电路的实现。实验结果表明,该方案的故障覆盖率和压缩效率最高可达到97.39%和30%,符合工程应用要求。

基于可配置处理器的SoC系统级设计方法

论文对一种经过改进的SoC系统级快速设计方法进行了介绍和研究。该设计基于可配置处理器核,在设计早期阶段对SoC系统快速建模,以获得针对具体应用算法的最优性能。同时,利用软硬件协同设计方法,得到硬件结构模型和软件开发平台。实验结果表明,该方法不仅灵活,而且设计周期短,减少了设计工作量。

浅谈SoC设计中的软硬件协同设计技术

集成电路制造技术的迅速发展已经可以把一个完整的电子系统集成到一个芯片上即所谓的系统级芯片 (Sys tem on Chip ,简称SoC)。传统的设计方法是将硬件和软件分开来设计的 ,在硬件设计完成并生产出样片后才能调试软件。本文介绍了针对于系统级芯片设计的软硬件协同设计技术 (co design)的概念和设计流程 。

一种前端ASIC芯片测试系统的设计与实现

介绍了一种专用集成电路芯片性能测试系统的设计与实现,该芯片适用于构建硅探测器前端读出电子学。描述了测试系统主要硬件电路设计,基于CPLD的快读出控制时序发生模块的实现,利用并口线来模拟I2C总线的方法,系统的调试和主要性能的分析。

SoC设计的过程模型的研究

为了有效缓解SoC设计中设计周期和设计规模之间的矛盾,需要引入一种科学的思维方法。使用完整的工程学原则指导SoC的设计是问题解决的根本途径。文章充分借鉴成熟的软件工程研究思想,在对基于IP重用设计方法学研究基础上,对基于重用的SoC设计过程进行了建模,提出了一个新的工程过程模型———CPD模型,该模型的提出为SoC设计领域内各种无序的活动有序化做了尝试和努力。