GEM探测器多通道前端读出ASIC设计

为满足高效率、高分辨率、高通量二维位置灵敏中子探测器的需求,设计了基于GF 0.18μm工艺的32通道GEM探测器前端读出ASIC数模混合芯片。针对GEM探测器输出的信号特点,设计了灵敏电荷放大电路、成形电路、甄别器电路等模拟电路以及刻度信号配置电路、译码器电路等数字电路。测试结果表明:ASIC最高计数率可达10^(7)s^(-1),前放电路具有较好的积分线性度。

数字锁相环的ASIC设计

根据锁相环的特点,提出了利用ASIC算法设计数字锁相环DPLL。在对其进行严格数学推导和分析的基础上,在FPGA上得以实现。从原理上分析了稳态误差的减小和稳态建立的过程,最后给出了利用VHDL语言编程仿真的结果。整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果。

ASIC设计技术及其发展研究

对ASIC设计的工作流程和相关工具软件进行了简要介绍,并概括了ASIC设计的发展过程和较新趋势,以促进大家对芯片设计领域的认识和了解。

一种高性能数字滤波器的ASIC设计方法与Matlab仿真验证

介绍一种用于高性能ΔΣ模数转换器的数字滤波器的设计方法,分析其频率特性和高通滤波特性,给出频率仿真结果。依靠Matlab软件的语言环境验证设计方法,编程实现数字滤波器的行为级仿真,这与其它数字滤波器的设计中利用Matlab信号处理工具箱中专门用于滤波器设计与分析的工具完全不同。按照这种设计思想实现的滤波器通过Matlab仿真获得了很好的性能。该方法适用于对硬件面积有严格要求的数字滤波模块的ASIC设计。

“ASIC设计”课程研究型教学改革的探索与实践

研究性教学是一种教学理念,也是一种教学组织形式,更是一种师生关系;是大学的一种有效教学方式,是其它教学方式的重要补充和发展。专业性强的应用基础课程适合采用研究性教学。本文以＂ASIC设计＂本科课程教学实践体会来对大学课程研究性教学的涵义、必要性和可行性进行了分析,提出了该类课程研究性教学的措施和建议。同时以调查问卷的反馈意见给出了研究性教学实践的效果和建议。

基于0.35μm门阵的SDH段开销处理ASIC设计

根据 ITU关于 SDH技术体制的建议，文章讨论了 STM— 1和 STM－ 4开销处理、 STM－ 4的复用和解复用实现的方案。介绍了流片前 IC设计的厂家流程及 IC设计所遇到的问题及解决方法。利用电路 CAD软件的仿真结果以及硬件测试结果都证明我们设计的电路符合 ITU的指标要求，该设计已投入工程应用。

小面积低功耗掩膜ROMASIC设计

本文介绍了一种利用 0 6 μm单硅双铝双阱CMOS工艺实现的 4Kbit掩膜ROM专用集成电路设计 (A SIC) .ROM单元应用串行结构 ,整个芯片的面积为 0 0 82mm2 .在 5伏电源下 ,功率延迟积为 0 0 36PJ/bit,最大工作电流为 1 2mA ,最大静态漏电流为 0 1μA .采用一种新颖的灵敏放大器有效地提高了ROM的访问速度 ,ROM的访问时间为36ns.

图象数据采集系统及其ASIC设计

本文主要介绍图象数据采集卡，特别是其中的ASIC（专用集成电路）设计。专用集成电路是一片4200门的FPGA芯片，通过对内部电路的设计用以完成512×512×8位的二维数据采集。这种电路与系统的设计简化了印制板，实时性和可靠性都得以提高。方案还具有可扩充性和可移植性。

基于MSPA-2的H．263视频编码ASIC设计

本文提出了增强体系构架MSPA-2及其核心模块IP化，同时提出了该体系构架的软硬件协同三级验证测试方案。该系统各个功能引擎模块通过总线共享存储，大量的存储空间置于片外SDRAM内。借助ⅡC总线寄存器配置使该系统可以灵活的工作在用户特定模式。通过片内分块存储及时序多级流水线，方便地实施核心模块IP化。基本数据级、标准图像级、真实图像级三级软硬件协同测试验证更加能满足复杂系统设计的高性能要求。验证系统以27MHz、10fps对真实图像数据进行实时编码，编码格式为CIF。MSPA-2在保持了原有构架的紧凑性的基础上更增强其灵活性、高效性，可以适用于任何大规模视频系统设计。

深亚微米ASIC设计中的静态时序分析

随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键。描述了静态时序分析的原理,并以准同步数字系列(PDH)传输系统中16路E1 EoPDH(ethernet over PDH)转换器芯片为例,详细介绍了针对时钟定义、端口约束等关键问题的时序约束策略。结果表明,静态时序分析对该芯片的时序收敛进行了很好的验证。

ASIC设计中的同步复位与异步复位

复位问题是ASIC设计中的一个关键问题,其处理得当与否将直接影响整个电路的性能,在此本文从多个角度对同步复位和异步复位进行了讨论和分析,并且比较了各自的优缺点,重点针对异步复位过程中存在的亚稳态问题采用两级复位同步和复位分配缓冲树的方法进行了相应的解决。

IP协议栈的ASIC设计与实现

本文介绍了一种 TCP/IP 协议族传输处理以太网数据报文过程的 ASIC 设计——TCP/IP 协议栈处理单元的硬件实现。简单介绍了 TCP/IP 协议栈,着重介绍了 TCP/IP 协议栈处理单元系统结构和各个模块的设计。硬件实现的 TCP/IP 协议栈不仅仅提高了系统接入以太网的速度,还大大解放了 CPU 本身,使其可以更专著于处理其他功能。为各种嵌入式系统脱离 PC 环境快速接入以太网提供了可能性方案。

彩电黑白画中画的ASIC设计

在彩电黑白画中画（PIP）中，采用了一种称为神经元的新型专用集成电路（ASIC）来设计．此文讲述了设计要点和具体方法，并给出了系统原理，控制器的内部结构框图和实验结果．

ASIC设计可选方案:运用低成本FPGA进行系统集成

根据摩尔定律,每隔18个月,处理器上的晶体管数量和性能就会翻一番.现在在其他很多相关领域比如存储器、总线接口、通信协议等也无一例外地遵循这一定律.

ASIC设计服务何去何从?

尽管标准ASICt受到来自FPGA和ASSP的挤压，但在高端领域ASIC还是具有非常明显的优势。通过与世界级先进设计服务提供厂商合作，中国企业也能实现高端ASIC设计。