强化的ATPGs使得测试更可靠

自动测试程序生成器(ATPGs) 是产生高故障覆盖率,剔出废品的一种有效方法,这也就是为了解决:为什么有的时候,一个好的器件没有通过测试…或者相反,一个坏的器件却通过了测试。

数字电路ATPGS实现的关键技术研究

数字电路测试的关键在于算出测试向量。文章对数字电路的功能测试和测试生成进行研究,介绍了D算法的基本概念及在数字电路故障检测中的应用。讨论了数字电路自动测试生成系统实现的关键技术,主要包括故障的模型、仿真和压缩;可测试性度量;测试向量生成算法(ATPG)以及测试向量压缩优化,并介绍了数字系统测试生成平台的整体框架。

门级电路自动测试向量生成技术原理

集成电路的飞速发展使得测试的难度不断增加,而ATPG技术在测试向量产生方面具有重要的意义,本文对该技术的发展及其所采用的方法进行了系统地介绍和分析.针对门级的组合电路和时序电路的ATPG方法具有许多相似之处,但也同时存在各自的特点,在文中,对这两类电路的方法进行了仔细的比较、区分.

一种新的CMOS电路最大功耗估计方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击 ,降低芯片的可靠性及性能 ,因此有效地对电路最大功耗作出精确的估计非常重要 .为了在尽可能短的时间内对 VL SI电路的最大功耗下限作出较为可信的估计 ,给出了一种新的 CMOS电路最大功耗估计方法 .ISCAS85电路集的实验结果表明这种估计方法不仅对于无时间延迟功耗计算模型 ,而且对于有时间延迟功耗计算模型 ,都具有最大功耗估计值较准确和耗时短的优点 .

数字电路测试中的关键技术研究

随着数字电路的广泛应用,电路的测试与故障诊断已成为其设计与生产过程的重要组成部分。讨论了电路的测试及故障诊断中的一些问题,主要包括故障模型、故障仿真、故障压缩及可测试性度量与测试矢量生成算法(ATPG),并研究了电路测试技术的发展趋势。

SoC设计中嵌入存储器对ATPG的影响

在ASIC设计中,越来越多地采用了SoC（systems-on-a-chip）方法,同时也因为采用各种IP核和嵌入存储器,给芯片的设计和测试带来了复杂性,特别是在ATPG中这些单元对故障覆盖率有较大的影响.现在已经有一些测试嵌入存储器本身的方法,但这些方法一般不考虑嵌入存储器对周围逻辑可测性的影响.在分析了嵌入存储器对ATPG的影响后,提出了消除这些影响的RTL级的DFT方法,这种方法得到了实验的检验.

一个基于故障敏化模式分解的并行ATPG算法SPPTG

提出了一个基于故障敏化模式分解的搜索空间并行ATPG算法SPPTG。它与现有的基于PODEM算法的搜索空间并行ATPG算法的显著不同是可对搜索空间进行静态划分。SPPTG已用C语言在SUN工作站上实现 ,并已集成到并行测试生成原型系统P -ATGTA中。实验结果表明 ,SPPTG既可通过扩大搜索空间办法提高单机ATPG的故障覆盖率 ,又可在较短的时间内遍历单机需要搜索的空间 ,获得较高的加速比。

数字电路测试压缩方法研究(英文)

测试压缩可以在没有故障覆盖率损失的情况下,极大地降低测试时间和测试数据量,弥补了测试设备和芯片制造能力提升之间的差距,受到学术界和工业界的广泛关注.测试数据分为测试激励和测试响应2种,测试压缩也对应分为测试激励压缩和测试响应压缩2个方面.本文针对这2方面分别展开了研究.主要贡献包含:(1)提出了一种Variable-Tail编码.Variable-Tail是一种变长-变长的编码,对于X位密度比较高的测试向量能够取得更高的测试压缩率.实验数据表明,如结合测试向量排序算法,则使用Variable-Tail编码可以取得很接近于编码压缩理论上界的压缩效果(平均差距在1.26 %左右) ,同时还可以减少20 %的测试功耗.(2)提出了一种并行芯核外壳设计方法.研究发现了测试向量中存在着扫描切片重叠和部分重叠现象.当多个扫描切片重叠时,它们仅需要装载一次,这样就可以大大减少测试时间和测试数据量.实验结果表明,使用并行外壳设计,测试时间可以减少到原来的2/3 ,测试功耗可以减少到原来的1/15 .(3)提出了3X测试压缩结构.3X测试压缩结构包含了3个主要技术:X-Config激励压缩、X-Balance测试产生和X-Tolerant响应压缩.X-Config激励压缩提出了一个周期可重构的MUX网络.X-Balance测试产生综合考虑了动态压缩、测试数据压缩和扫描设计等因素,产生测试向量.它使用了回溯消除算法和基于确定位概率密度的扫描链设计算法,减少测试向量体积.X-Tolerant响应压缩提出了一种单输出的基于卷积编码的压缩电路.该压缩电路只需要一个数据,因此总能保证最大的压缩率.同时为了提高对X位的容忍能力,还提出了一个多权重的基本校验矩阵生成算法.

功能验证模拟矢量自动生成技术研究综述

功能验证是保证设计正确性的重要手段,以模拟验证为主要方法。为了解决用尽可能少的模拟矢量尽可能全面地验证整个设计的问题,提出了各种模拟矢量自动生成方法。本文综述了各种方法,并比较各自的优缺点,分析了模拟矢量自动生成涉及的主要问题,最后指出了未来的研究方向。

临界二元村临界输入的一种启发式排序方法

临界二元树ＣＢＴ（ｃｒｉｔｉｃａｌＢｉｎａｒｙＴｒｅｅ）作为描述电路功能的一种方法，可以用于呆滞型故障模型的电路功能级测试生成。其基于知识的树结构特别适用于专家系统环境［１］。然而ＣＢＴ的大小取决于临界输入的识别，好的临界输入排序可以大大缩小ＣＢＴ规模。文中提出了一种临界输入的启发式识别方法，以求获得较小的ＣＢＴ，加速测试生成过程。

对并行测试生成理论的一点综述

综述了并行自动测试生成 (ATPG)理论的发展概况 ,并对发展前景提出了几点看法。文章特别强调 :研究一种能把被测电路实质性划小的方法是进一步提高并行 ATPG效率的关键所在。

并行ATPG算法理论与原型系统设计技术研究

目前,制约并行ATPG算法实用化的原因是算法的可移植性。因此,我们首选提出了基于消息传递系统-并行虚拟机的并行ATPG原型系统框架,并根据它构建了一个实验系统HappyTest。由于PVM良好的可移植性。

“龙腾”S2微处理器测试结构设计

介绍了"龙腾"S2微处理器测试结构设计方法,详细讨论了采用全扫描测试、内建自测试(BIST)等可测性设计(DFT)技术.该处理器与PC104全兼容,设计中的所有寄存器采用全扫描结构,设计中的存储器采用内建自测试,整个设计使用JTAG作为测试接口.通过这些可测性设计,使芯片的故障覆盖率达到了100%,能够满足流片后测试需求.

基于LUT的ATPG算法研究

随着科学技术尤其是半导体工艺与通信技术的快速发展,FPGA技术日趋成熟,采用FPGA的设计愈加广泛.随着系统设计的复杂化,其FPGA的验证在整个开发周期中占据的比重越来越大.针对以上背景,本文采用系统功能验证中常用的自动测试模式生成(ATPG)算法为基本框架的ATALANTA开源软件,研究基于FPGA的基本查找表(LUT)结构的ATPG验证技术,提出了一种基于LUT的ATPG验证算法和这种算法在ATALANTA软件中的实现方法,实验结果表明了这种方法的可行性.

基于布尔可满足性的组合电路ATPG算法

布尔可满足性被深入研究并广泛应用于电子设计自动化等领域。该文提出了一种基于布尔可满足性的组合电路ATPG改进算法。在采用当前最新布尔可满足性求解程序加速策略的基础上,比如冲突驱动训练、冲突导向回跳和重启动技术等,引入电路结构信息来实现基于结构的分支决策。通过新增的电路结构信息层,布尔可满足性求解程序只需稍加修改,就能利用和及时更新此信息。最后给出的实验结果表明了算法的可行性和有效性。

在形式验证和ATPG中的布尔可满足性问题

介绍布尔可满足性 (SAT)求解程序在测试向量自动生成、符号模型检查、组合等价性检查和RTL电路设计验证等电子设计自动化领域中的应用 着重阐述如何在算法中有机地结合电路拓扑结构及其与特定应用相关的信息 ,以便提高问题求解效率

基于ATPG的最大功耗估算改进算法

在大规模集成电路芯片的可靠性分析和性能评估中 ,功耗估算起着重要的作用 .文中提出基于 ATPG的最大功耗估算改进算法 ,通过对电路充放电节点分配信号翻转 ,使电路工作时的动态功耗最大化 ;研究了路径搜索空间与功耗估值的关系 ,减少了路径搜索的开销 ,加快了估算时间 ;

基于ATPG的无线接入芯片的可测试性设计

可测试性设计是现代芯片设计中的关键环节,针对无线接入芯片的可测试性设计对测试技术有更高的要求。首先概述可测试性设计和测试向量自动生成理论,然后采用最新的测试向量自动生成技术,根据自行设计的无线接入芯片的内部结构及特点,建立一套无线接入芯片可测试性设计的方案。同时功能测试向量的配合使用,使得设计更为可靠。最终以最简单灵活的方法实现了该芯片的可测试性设计。

利用FAN算法进行组合电路的等价性检验

讨论了组合电路的等价性检验方法,分析了FAN算法的关键技术。利用该算法进行了组合电路的等价性检验,实验结果表明了该方法的有效性。

PLD自动测试程序生成系统

本文讨论基于PLD设计文件的PLD自动测试程序生成技术,包括设计文件解析技术:测试向量生成算法;测试向量自动生成技术;测试程序自动生成技术;以及相应的ATPG技术,并介绍我们研究开发的PLD器件自动测试程序生成系统——PLDTEST。