基于RISC核的HDTV系统层解码设计

嵌入式的ＲＩＳＣ核已经成为系统集成芯片中最为常用的部件，它不仅完成系统基本的控制功能，还承担一定的算法任务。在 ＭＰＥＧ－２ ＭＰ@ ＨＬ集成解码芯片中，一种考虑是采用 ＲＩＳＣ核的控制器完成 ＴＳ流的解复用、系统信息解码、视频和音频的同步控制等。本文以符合ＡＴＳＣ标准的 ＭＰＥＧ－２ＴＳ流解复用和系统信息解码为算法对象，研究在片上指令缓存有限的情况下设计嵌入式ＲＩＳＣ核时，系统层解码的软／硬件协同设计。通过对系统层解码进行的软件仿真，给出了具体的解码流程和相应的仿真结果，为如何分配片上指令和数据Ｃａｃｈｅ提供了参考，这些结论都已被应用到实际的ＨＤＴＶ系统集成解码芯片的设计中。