AVS熵编码器的VLSI设计

针对AVS实时高清编码器的设计要求,提出了一种高效的AVS熵编码器的VLSI设计方案.首先,基于硬件的流水线操作和计算的并行性,修改原有的针对软件设计的串行算法为具有一定并行度的并行算法;其次,考虑硬件实现的代价,简化了熵编码器在模式决策阶段预编码的VLSI设计,因为预编码只计算编码系数所用比特数,而无需知道编码码字;而且,对于简化的预编码,熵编码所涉及的查表运算都可以改为只使用逻辑判断来实现,大大节约了硬件的存储空间;同时,数据流使用8像素并行的流水线设计,每个时钟处理8个系数,更进一步提高了硬件处理速度.AVS熵编码器包括Zig-Zag扫描得到每个系数的Run和Level,查询当前码表得到每个(Run,Level)的CodeNumber和得到每个CodeNumber的比特串,此流程与其他编码器的VLC类似,所以该VLSI设计同样适用于其他编码器,如H.264/AVC和MPEG2/4.软件测试和RTL仿真的结果都符合AVS编码标准和满足硬件加速的要求.

AVS编码器Slice并行处理算法研究与实现

介绍了一种基于多slice的并行AVS实时编码器的算法研究与实现,基于slice的并行编码的优点是处理速度快、延迟小和数据处理简单,缺点是条纹效应。介绍了一种对基于slice的并行编码带来的条纹效应缺点进行改进的方法。实验结果表明,实现标清AVS实时编码器是可行的。

AVS编码与DSP实现的视频编码器

介绍一种基于TMS320DM6446的视频压缩处理系统,该系统采用我国具有自主知识产权的AVS编码标准,可实现对视频信号的高速实时处理;详细介绍了系统的硬件原理及结构、软件设计与实现以及AVS编码标准的主要技术指标,并针对TMS320DM6446芯片的特点对算法和软件设计进行了优化。实验结果表明,此系统拥有较强的实时信号处理能力,符合监控系统的性能要求,在视频监控领域具有广阔的前景。

基于一维数据块的AVS视频帧内编码算法

针对AVS(Audio Video Coding Standard,音视频编码标准)视频部分帧内预测中固定三抽头滤波器难以适应纹理类型变化、预测精度低的问题,基于相邻一维数据块(像素行或者像素列)之间纹理一致性更强的特点,提出了基于一维数据块的帧内自适应滤波编码算法,将固定三抽头滤波器扩展为自适应滤波器,以一维数据块为单位生成预测,解决参考像素与预测像素之间距离较远所带来的相关性差、预测不准确的问题。利用最小二乘方法,对已编码的相邻一维数据块进行自适应滤波预测,计算得到最优的三抽头滤波器,将其直接作为当前一维数据块的自适应滤波器,从而避免了自适应滤波器系数的传输开销。实验结果表明:新的帧内编码方法能够提高现有AVS视频帧内编码效率平均达到0.324 dB,最高达到0.879 dB,而且编码性能高于帧内模板匹配方法平均0.120 dB。所提出的方法在新一代的视频编码标准AVS2.0的制定中具有广阔的应用前景。

AVS实时编码的VBR码率控制

针对AVS实时编码应用,提出一种基于帧层的一次编码VBR码率控制算法。利用GOP层复杂度预测来动态分配码率,在GOP内的帧采用CBR策略,结合AVS编码RDO的特点,采用准确且计算简单的率失真模型计算量化参数。实验结果表明,与AVS现用的码率控制方法JVT-H017相比,该方法码率控制准确,算法复杂度低,平均亮度PSNR提高了约0.2dB,亮度PSNR样本方差约为JVT-H017方法的40%,表明视频质量的平缓性也得到较大改善。

基于亚像素运动矢量的AVS编码快速搜索算法

针对AVS视频编码系统中运动搜索模块运算量较大的问题，提出一种基于亚像素运动矢量的快速搜索算法。该算法利用整像素点进行分区域预测，并采用二步搜索法快速定位出最匹配亚像素点。实验结果表明，与传统方法相比．在峰值信噪比下降不足0．1dB的情况下，该算法减少超过50％的亚像素搜索次数，视频编码时间缩短18％～30％。

AVS视频标准中块变换系数熵编码器的优化设计

文章研究了我国的国家音视频编码标准AVS视频部分的块变换系数熵编码技术,介绍了AVS当前的块变换系数熵编码器AVS_VLC的编码流程,分析了AVS_VLC在不同码率段(即不同的QP段)存在编码性能差异且与变换、量化模块不匹配等问题,提出了一种结合QP分段机制和VLC子表切换机制的熵编码器设计方法,即将编码器划分为多个码率段分别设计基于VLC子表切换机制的熵编码器。视频测试的结果表明本文设计的熵编码器在划分的3个码率段性能均优于AVS_VLC,QCIF序列测试结果平均有0.1548dB的增益,而且在低码率QP分段的性能较AVS_VLC有明显优势,平均增益达到0.3211dB,更适合于在低码率无线通信环境下应用。

FPGA实现AVS编码器P帧全过程

以数字音视频编码技术标准(Audio Video coding Standard,AVS)为依据,通过对该算法全过程的分析,并结合FPGA硬件平台的结构特点,设计了预测、DCT变换和反DCT变换、量化和反量化、熵编码的全过程。利用FPGA开发工具ISE10.1和仿真工具ModelSim SE 6.2b,并通过Xilinx公司xc5vlx110t-1ff1136平台验证,完成了AVS编码标准P帧从设计到实现的全过程。填补了AVS编码器P帧在FPGA上未实现的空白,同时促进了AVS在FPGA上的发展,并对AVS+和AVS 2发展起到关键性作用。

基于AVS视频编码的运动估计与DSP算法优化设计

简要介绍AVS(Audio Video Coding Standard)编码标准,对其运动估计算法的技术特点与流程进行了详细分析。采用TI公司的最新多媒体处理器TMS320DM6446为核心的硬件平台,针对原算法的不足之处,在整像素和亚像素搜索算法上做了改进与优化,提出了一种改进了的快速算法系统。实验结果表明,该方法在基本保持性能的前提下,较大程度地降低了运动估计算法的复杂度,提高了编码速率。

存储应用中AVS编码的可变码率控制

针对数字视频存储应用,分析二次编码可变码率(VBR)控制的原理和特性,提出一种固定容量视频存储应用的可变码率控制算法。对序列进行恒定码率编码,统计并记录重要的编码信息。在数据处理阶段分析每个场景的复杂度等视频特性并预分配比特数。对同一个序列进行二次VBR编码。实验结果表明,采用该算法能获得PSNR波动很小的高质量视频。

AVS编码器运动估计中内插的快速算法

为了降低AVS编码器在运动估计中进行像素内插的运算复杂度,通过对1/2精度像素进行整帧内插减少了总的内插运算量和内存存取量;提出了利用1/2精度像素的最终值代替中间值滤波的简化算法,进一步降低了运动估计中内插运算实现的复杂度。在PNX1500平台上实验表明在保证编码质量的情况下,运动估计时间得到了大幅度降低。

AVS编码器中变换量化和扫描的FPGA设计

提出了一种适用于AVS高清视频编码的变换、量化和扫描的优化设计方案。通过对整数DCT变换算法的优化和对传统Zig-Zag扫描方法的改进,节约了硬件资源和编码时间。根据各模块的运算关系合理地安排流水线结构,采用并行流水处理和复用技术,实现了高清视频编码变换、量化和扫描模块的设计。在FPGA上进行验证的结果表明,该设计满足高清视频实时编码要求。

AV1视频编码器中分像素插值滤波器的设计与实现

为降低AV1视频编码中分像素插值滤波部分的硬件资源开支,提出了一种基于Regular模式按行插值硬件架构。该架构以8×8大小作为处理基本单元,用移位加法的方式实现固定系数的乘法运算,挖掘系数之间的公因子,复用公因子实现电路,再使用3:2压缩器减少加法器个数并减少累加求和延时。该算法不仅降低了硬件面积,而且提高了硬件的最高工作频率。硬件设计使用Verilog HDL语言描述,在vivado2019.2上进行仿真验证,使用SIMC 55 nm工艺在Design Compiler上进行逻辑综合,最高频率可以达到800 MHz,门数为75.19 K,功耗为37.37 MW,可实现4320p@60 fps序列的实时插值。

基于AVS高清编码器IME算法设计和实现

在一个典型的视频编码系统中,其中运动估计(ME)的运算量大约占总运算量的60%~90%,尤其未来的数字电视将以高清和超高清标称,意味着在保持一定的信噪比条件下更大的搜索范围。本文提出了一种基于以上算法优势特点的运动估计算法及其硬件实现――分层全搜索运动估计(HFSME),该算法支持AVS标准的多参考帧技术(B,P帧均采用2幅图像作为参考帧)、率失真优化(RDO)和4种宏块分块模式(16×16,16×8,8×16,8×8),并满足AVS高清实时编码器的需求。从性能上该算法及其硬件实现支持AVS Baseline级高清1080P,帧率达到30 fps,搜索面积达到234×98像素,相较于同样性能下的全搜索算法,峰值信噪比(PSNR)相差不大,但运算量只有全搜索算法运算量的1/4。同时,相较于文献[12]中的结构,本文设计的基于HFSME算法的IME(整像素运动估计)结构设计,在处理单元(PE)规模上是文献[12]结构的2倍,但是搜索范围能力是其4倍,并且吞吐率是其10倍,具有最优的性能,带来了良好的性价比。

关于AVS+编码技术的探讨与应用

在我国的国家三网融合战略的指导下,广播电视系统正以网络化和数字化的形态进行覆盖和普及,我国数字电视功能上的完善与优化,使数字电视规模与层次驶入了发展的快车道,作为大众传媒的普及性工具,广播电视系统的安全性和稳定性能是大家关注的话题,在AVS+编码平台网络管理系统的支持下,新型的网络管理知识和先进的AVS+编码技术,可以让广播电视系统实时、稳定地运行监控和管理功能,发挥新闻前线的战斗作用。

央视高清节目使用AVS+编码方式卫星传输后的技术调整

本文对AVS标准进行了概述,对技术调整进行了介绍,并提出了实施方案,最后得出了相应结论。

8K超高清AVS3编码压缩平台的设计与实现

8K超高清AVS3编码压缩平台是中央广播电视总台8K超高清频道进网入户和在“百城千屏”公共大屏落地播出的重要支撑系统之一。本文主要介绍了该平台的设计与实现,并基于该平台的建设情况进行了关键技术应用和创新的总结与探讨。

AVS和MPEG-2熵解码结构与电路实现

针对高清视频AVS和MPEG2解码系统,提出一种新的可复用的熵解码电路。该电路采用复用的结构,每个周期内完成一个AVS/MPEG2码字的解码;采用组合逻辑映射查表技术,不需要存储AVS码表;通过复用解码控制电路,减小了面积。对该模块进行了仿真和综合,在0.18微米工艺下,频率为166MHz,面积为9k等效逻辑门,存储器使用量为3kbitROM。

一种AVS亚像素运动估计快速算法

为提高图像的质量和压缩率，AVS视频标准中的运动补偿精确到了1/4像素，但采用亚像素全搜索算法的计算量太大，导致整个编码器的编码速率很低。针对该问题，提出一种新的亚像素运动估计快速算法，在保证图像质量的同时，使亚像素搜索点数减少53．0％～76．5％，视频序列总编码时间节省了23％～33％。

AVS视频解码中帧内预测模块的硬件化设计及SoPC验证

论述了适用于AVS解码器的帧内预测模块硬件化设计,提出了一种关键路径更短、占用资源更少的可重构运算单元(PE),利于流水线设计,可以提高运行频率。在参考样本管理方案中采用了一种环形RAM预加载方案,可以有效地提高预测速度。通过在Cyclone Ⅱ FPGA上进行测试,证明该帧内预测模块可正常工作在100 MHz频率下,解码速度提高了19.4%。