基于AVS视频编码的运动估计与DSP算法优化设计

简要介绍AVS(Audio Video Coding Standard)编码标准,对其运动估计算法的技术特点与流程进行了详细分析。采用TI公司的最新多媒体处理器TMS320DM6446为核心的硬件平台,针对原算法的不足之处,在整像素和亚像素搜索算法上做了改进与优化,提出了一种改进了的快速算法系统。实验结果表明,该方法在基本保持性能的前提下,较大程度地降低了运动估计算法的复杂度,提高了编码速率。

基于一维数据块的AVS视频帧内编码算法

针对AVS(Audio Video Coding Standard,音视频编码标准)视频部分帧内预测中固定三抽头滤波器难以适应纹理类型变化、预测精度低的问题,基于相邻一维数据块(像素行或者像素列)之间纹理一致性更强的特点,提出了基于一维数据块的帧内自适应滤波编码算法,将固定三抽头滤波器扩展为自适应滤波器,以一维数据块为单位生成预测,解决参考像素与预测像素之间距离较远所带来的相关性差、预测不准确的问题。利用最小二乘方法,对已编码的相邻一维数据块进行自适应滤波预测,计算得到最优的三抽头滤波器,将其直接作为当前一维数据块的自适应滤波器,从而避免了自适应滤波器系数的传输开销。实验结果表明:新的帧内编码方法能够提高现有AVS视频帧内编码效率平均达到0.324 dB,最高达到0.879 dB,而且编码性能高于帧内模板匹配方法平均0.120 dB。所提出的方法在新一代的视频编码标准AVS2.0的制定中具有广阔的应用前景。

AVS视频标准中块变换系数熵编码器的优化设计

文章研究了我国的国家音视频编码标准AVS视频部分的块变换系数熵编码技术,介绍了AVS当前的块变换系数熵编码器AVS_VLC的编码流程,分析了AVS_VLC在不同码率段(即不同的QP段)存在编码性能差异且与变换、量化模块不匹配等问题,提出了一种结合QP分段机制和VLC子表切换机制的熵编码器设计方法,即将编码器划分为多个码率段分别设计基于VLC子表切换机制的熵编码器。视频测试的结果表明本文设计的熵编码器在划分的3个码率段性能均优于AVS_VLC,QCIF序列测试结果平均有0.1548dB的增益,而且在低码率QP分段的性能较AVS_VLC有明显优势,平均增益达到0.3211dB,更适合于在低码率无线通信环境下应用。

AVS视频解码中帧内预测模块的硬件化设计及SoPC验证

论述了适用于AVS解码器的帧内预测模块硬件化设计,提出了一种关键路径更短、占用资源更少的可重构运算单元(PE),利于流水线设计,可以提高运行频率。在参考样本管理方案中采用了一种环形RAM预加载方案,可以有效地提高预测速度。通过在Cyclone Ⅱ FPGA上进行测试,证明该帧内预测模块可正常工作在100 MHz频率下,解码速度提高了19.4%。

AVS编码器中变换量化和扫描的FPGA设计

提出了一种适用于AVS高清视频编码的变换、量化和扫描的优化设计方案。通过对整数DCT变换算法的优化和对传统Zig-Zag扫描方法的改进,节约了硬件资源和编码时间。根据各模块的运算关系合理地安排流水线结构,采用并行流水处理和复用技术,实现了高清视频编码变换、量化和扫描模块的设计。在FPGA上进行验证的结果表明,该设计满足高清视频实时编码要求。

AV1视频编码器中分像素插值滤波器的设计与实现

为降低AV1视频编码中分像素插值滤波部分的硬件资源开支,提出了一种基于Regular模式按行插值硬件架构。该架构以8×8大小作为处理基本单元,用移位加法的方式实现固定系数的乘法运算,挖掘系数之间的公因子,复用公因子实现电路,再使用3:2压缩器减少加法器个数并减少累加求和延时。该算法不仅降低了硬件面积,而且提高了硬件的最高工作频率。硬件设计使用Verilog HDL语言描述,在vivado2019.2上进行仿真验证,使用SIMC 55 nm工艺在Design Compiler上进行逻辑综合,最高频率可以达到800 MHz,门数为75.19 K,功耗为37.37 MW,可实现4320p@60 fps序列的实时插值。

AVS和MPEG-2熵解码结构与电路实现

针对高清视频AVS和MPEG2解码系统,提出一种新的可复用的熵解码电路。该电路采用复用的结构,每个周期内完成一个AVS/MPEG2码字的解码;采用组合逻辑映射查表技术,不需要存储AVS码表;通过复用解码控制电路,减小了面积。对该模块进行了仿真和综合,在0.18微米工艺下,频率为166MHz,面积为9k等效逻辑门,存储器使用量为3kbitROM。

基于AV1的螺旋搜索算法优化

为降低视频编码过程中帧间运动估计运算的复杂度,本文采取螺旋搜索算法代替AV1中的钻石搜索算法。在此基础上,提出螺旋搜索算法的优化方案,分别测试了使用不同层编码块代价更新情况作为螺旋搜索提前终止条件的性能损失与计算复杂度。实验证明,本文提出的基于螺旋搜索使用不同层作为提前终止算法相较于按照SuperBlock做螺旋搜索最大只增加了0.0597%的BD-BR,却使搜索点数降低了33.2%,更加易于实现实时编码。

结构相似度在AVS帧间模式选择中的应用

传统的音视频编码标准(AVS)率失真优化(RDO)算法在帧间模式选择中使用偏差平方和(SSD)作为失真度量,不能很好符合人的主观视觉,而最近提出的结构相似度(SSIM)图像质量评价方法更符合人眼视觉系统(HVS)的特性。为了有效地提高编码效率,本文将SSIM引入拉格朗日代价函数,对失真度量的表示进行修正,并在大量实验的基础上建立了拉格朗日参数的经验公式。实验结果表明,与AVS模式选择算法相比,本文算法平均可节约13.22%的比特率;尤其对于静止块较多的序列,在量化参数QP=10时,节省码率达到30%以上。与此同时,重建的图像质量仅下降0.14%,可忽略不计。

AVS菱形搜索运动估计算法优化

分析原有菱形匹配算法,在此基础上采取由粗到精的方法,对其中的运动估计部分进行优化。首先,以包括一个搜索窗口中心点在内的7个点开始匹配;然后,再根据一定的原则搜索其他匹配点。实验结果表明,改进算法在保证一定搜索精度的同时,能进一步减少匹配点,提高搜索速度。

双STC时钟恢复电路的设计与实现

针对数字电视机顶盒的重要功能——多节目解码对播放同步的需求,设计了一种双时钟计数器(STC)的时钟恢复电路,并在支持先进音视频编码标准(AVS)的高清解码芯片中得到实现。该电路使用主从两个STC,主STC由一个混合型的锁相环驱动,该锁相环产生的27MHz时钟同时用于产生音视频解码时钟;从STC则由一个全数字的锁相环驱动,它仅用于与展示时间戳(PTS)比较产生显示同步控制信号。同时提出了一个硬件的低通滤波算法,该算法保证了STC在稳态下追踪传输流中的节目时钟参考(PCR)的变化,并且提供稳定的时钟输出,同时有效降低了主控CPU的负荷。仿真实验结果表明,所提出的时钟恢复电路和低通滤波算法具有较好的性能和较低的计算复杂度,并有效地降低了硬件开销。

广播电视卫星地球站高标清同播改造升级方案设计与实施

本文阐述的两个标清电视卫星地球站升级改造方案,是根据我国广播电视发展和江西广播电视卫星传送现状提出的。两个升级改造方案都是采用高兼容的4MPTS数字调制传送技术,选用兼容标清、高清、超高清电视的4K HEVC(AVS2+H.265双模)视频编码器;都可以在不降低地球站现有标清电视播出可靠性的情况下,使地球站由只能传送标清电视,升级改造为具备同时传送高清电视和标清电视的能力,并具备传送超高清4K电视的功能。