基于AXI-DMA总线控制器的HDMI视频多帧缓存架构处理系统设计

随着高清音视频产业的快速发展,视频信号处理系统对图像的编解码处理和传输提出了低时延、高带宽的要求。目前越来越多的高速实时图像采集系统,不仅信号的采集速率越来越高,而且图像数据量也越来越大,因此设计一种高速大容量的图像数据缓存及传输系统具有十分重要的意义。针对这一问题,本文提出了一种视频多帧缓存架构处理系统,利用FPGA作为视频信号系统处理平台的核心,通过读取标准视频流FHD(1920*1080@60Hz)图像信号进行解码,并经过AXI-DMA总线进入DDR3内存设备中并缓存三帧,然后通过AXI-DMA总线将DDR3中缓存数据读出到FPGA的内存控制器的FIFO中,最后通过数据编码实现HDMI格式输出和显示。本处理系统依托于FPGA的AXI-DMA总线控制器与DDR设备高速信号的传输和处理的效率,具有低时延和高带宽的信号处理特点,广泛应用于工业显示和实时监控等专业显示领域。

基于ZYNQ7000 Linux的数据发射系统设计和实现

针对传统平台传输信号频率固定、开发过程复杂的情况,对信号发射系统进行了相关研究,设计一款基于ZYNQ-7000和AD(AD9767)架构的嵌入式信号发射系统。该系统以ZYNQ-7000为数字信号发射平台,搭配AD转换芯片,在Linux操作系统下通过AXI-DMA的方式实现信号的自定义发射。系统数据传输速率快,发射信号频率可灵活自定义,开发前景良好,且具有集成度高、小型化的特点,为后续更多的功能开发提供了无限的可能。

基于AXI总线复用的DMA数据传输结构设计

常规多通道DMA数据传输结构应用在多传感器接入式人工智能平台时,随着传感器类型和数量的增加,在通道协议转换、AXI总线扩展过程中会消耗大量的FPGA逻辑和存储资源,容易产生逻辑拥塞,增加工具布线难度。与此同时,封闭式的AXI系统缺乏对通道差异控制的灵活性,难以适应人工智能平台多模式数据传输需求。因此,设计了一种AXI总线复用方式的DMA数据传输结构,该设计可以极大地缩减AXI总线数量,降低FPGA资源消耗和工具布线用时,方便地引入附加逻辑实现多模式DMA数据传输,为人工智能平台提供灵活高效的多源数据获取机制。

基于JESD204B协议的智能信号处理SoC中自适应缓冲结构

JESD204B(简称204B)是智能信号处理系统级芯片(SoC)中连接高速模数/数模(AD/DA)转换的重要接口,将SoC系统结构与204B标准要求进行集成设计时,自适应缓冲结构(ABS)可弥补204B协议对数据传输缺乏流量控制的缺陷,并通过设置自适应缓冲与流控机制,保证数据传输的可靠性。经过现场可编程门阵列(FPGA)验证,SoC在204B接口可以达到4×12.5 Gbit/s的数据传输带宽,证明设计的204B接口方案在智能信号处理SoC中的可行性和有效性,满足智能信号处理SoC对于数据接口的要求。该设计方案的实现对无流量控制数据传输协议与SoC体系结构的集成有借鉴意义。

基于FMQL的千兆以太网传输系统设计

针对国产化有线单元测试台数据传输速率低的问题,提出采用国产FMQL芯片作为控制芯片设计千兆以太网传输系统。以太网数据传输是目前广泛应用的一种传输手段,集成ARM与FPGA的国产FMQL芯片移植了LwIP协议栈,大大简化了设计复杂度。系统设计的关键技术是实现PS端与PL端的数据交互,通过调用FPGA中的AXI-DMA IP核并在ARM中设计一组传输逻辑,成功实现了PL端发送数据最终传输到PC上位机。经验证,此系统可以实现PS端与PL端的数据交互,且以太网传输速度可达到510 Mbps,能够满足测试台的传输需求。

基于ZYNQ7000 Linux的数据采集系统设计和实现

针对传统平台传输信号慢、开发过程复杂的特点,对信号的传输采集系统做了相关研究,设计了一种基于ZYNQ-7000和AD(AD9226)架构的嵌入式数据采集的实现方案,以ZYNQ-7000为数字信号处理平台,搭配AD转换芯片,在Linux操作系统下利用AXI-DMA方式实现信号的高速采集。该设计数据传输速率快,开发前景好,且具有小型化、高集成度的特点,为后续进一步的数据处理提供了前提。

基于Zynq的NAND Flash存储系统研制

基于NAND Flash数据采集存储系统缺乏有效的存储管理方法,对数据的存取灵活性较差。针对该缺点,设计了一款基于Zynq的大容量存储系统。该存储系统一方面采用Zynq内的PL实现对NAND Flash芯片时序控制及坏块管理;另一方面采用Zynq的PS将FAST算法和FAT文件系统有机结合,实现了对NAND Flash存储数据的灵活管理。此外,实现了AXI DMA高速传输通道,解决了PL和PS间高速数据传输的瓶颈问题。系统测试结果表明,设计的NAND Flash储存系统速度较高,性能稳定,能实现对NAND Flash存储的高效管理。

基于NAND Flash的存储设备设计与实现

Flash是目前最火的存储介质,具有传输速度快、功耗小、无噪音等优点。但用于存储设备时常因片上总线的局限而性能低下。针对因总线限制Flash性能发挥的问题,设计了一种基于AXI总线的NAND Flash存储设备,所设计的存储设备具有多通道传输、流水线操作、ECC校验,以及RAID5架构存储等功能。设计分析与测试结果表明,设计的基于NAND Flash存储系统传输速度更快,系统更稳定,同时增强了存储数据的可靠性为NAND Flash存储设备的研究提供了一个新的解决方案。

基于Zynq-7000的毫米波雷达数据采集系统设计

针对当下毫米波雷达数据采集的不便性,提出一种基于Zynq-7000的毫米波雷达数据采集系统的方案。该系统搭载AXI4总线在处理系统(PS)端向雷达设备发送雷达参数指令,使雷达设备能够正常的上电启动。雷达数据通过自定义UART模块接收后随即进行数据同步处理保留有效数据,同时将有效数据转化为AXI-Stream数据流进入DMA的S2MM端口,最终通过硬核上的AHB端口将数据刷入DDR中。此方案脱离了电脑(PC)直接将雷达有效数据缓存入ZYNQ的DDR中,有效地解决了现有采集系统成本高,功能单一的问题。为手势识别,泊车辅助以及无人机避障提供了一套小成本的数据采集系统。

一种高速多通道DMA控制器设计

本文介绍了一种基于标准AXI接口和I/O通道的高速、多通道DMA控制器的硬件设计,利用verilog硬件描述语言实现整体设计,并利用仿真编译工具对硬件功能进行验证。该DMA控制器实现了标准AXI接口存储空间和I/O设备之间的数据传输,支持多种传输模式。

基于Zynq的SDI视频图像分割系统

为弥补传统视频图像分割器抗干扰能力弱、帧率低、设计复杂等缺点,选取XILINX Zynq XC7Z035 FPGA异构平台,并与SDI技术相融合,采用高清数字串行解码芯片TW6874对4路数字视频图像进行同步采集,输出BT.1120数据至FPGA,以实现4路视频分开显示。为满足视频图像的分辨率和帧率要求,首先对视频图像数据进行像素抽样,其次利用AXI4-Stream Data FIFO进行行输入缓存,处理数据灵活,便于拓展,为进一步集成算法提供了基础。AXI4-Stream Data FIFO每行960个数据产生s_axi_s2mm_tlast信号与AXI DMA进行握手,将数据缓存至DDR3 SDRAM中,缓存540行之后进行下一个缓冲区地址的切换,AXI DMA每路视频图像均有3个缓冲区,从而完成三缓存设计,保证视频图像无撕裂现象。最后将缓存数据输出至SMPTE SDI IP核进行显示。实验结果表明:该系统实现了4路SDI视频图像分割,系统资源占用少,且视频图像帧率高,层次明显,无撕裂、无失真现象。

XCZU9的高速大容量数据采集存储系统设计

设计了一种基于FPGA芯片(XCZU9)的高速大容量数据采集存储系统。利用XCZU9中可编程逻辑端(PL)的高速GTX做高速数据的采集端口,并采用PL端的AXI DMA核做数据搬运。利用XCZU9中的处理器系统端(PS)运行PETA LINUX系统调用AXI DMA驱动将数据搬运到DDR4,再利用PS端的PCIE 2.0 x4接口实时将数据写入SSD盘内,采集存储的平均速度能达到450 MB/s,结果表明,该设计有较高的应用价值。

基于Zynq的AXI总线数据传输软件优化

Xilinx Zynq-7000提供了一种ARM+FPGA单片解决方案,非常适合计算密集、功能丰富的嵌入式系统设计。如何通过不同技术路径访问外部接口,逼近理论传输带宽具有重要意义。典型系统应用环境中,采用XC7020作为主控芯片,其集成处理器系统(Processing System,PS)通过AXI总线与可编程逻辑资源(Programmable Logic,PL)相连,其他外设也通过AXI总线接入PS。因为通过系统函数访问AXI总线的性能与理论值相差甚远,所以分别采用SIMD指令、DMA技术和Cache技术对AXI总线访问进行软件优化,并针对64~4 096 Byte大小的包进行分别测试。测试结果表明,经过优化后的访问速率接近AXI总线接口的理论极限。

涡流检伤信号高速实时采集系统的研究

涡流无损检测在近年来取得了很大的发展,在工业检测领域有着重要的应用。作为涡流探伤设备的重要环节,高速信号实时采集传输模块的速度的稳定性通常是设备的瓶颈所在。硬件平台采用Xilinx公司的Zynq SoC,同时集成软件平台基于Linux操作系统,通过AXI DMA传输FIFO的涡流检伤数据到DDR内存,供上位机用户程序使用。比较轮询和中断两种机制启动AXI DMA,确定中断方式可以实现实时采集和处理而无数据丢失情况。同时Linux驱动中断处理程序采用Netlink消息机制通知用户程序启动AXI DMA。经测试,该涡流信号采集系统传输速度和稳定性满足性能要求。

基于ZYNQ的全冗余高速箭地通信装置设计

针对新型低温燃料运载火箭箭体较长,箭地之间通信距离远且传输可靠性要求高的特点,采用ZYNQ架构研制了一套小型化的全冗余高速通信装置;该装置通过分体式结构设计实现了模块的可扩展性,通过FPGA实现了LVDS/422接口、链路层组帧拆帧、板上时序及逻辑控制,通过ARM实现了系统资源调度、数据存储、网络通信及双网口绑定,通过采用基于AXI总线的多DMA通道并行传输方式实现了高性能传输;与传统的箭地通信装置相比,这种装置不仅体积缩小到原来的1/4,成本降低为原来的1/3,通信速率提高了一倍,且可靠性更高。

一种适用于TSN端系统的DMA控制器的设计与仿真分析

根据时间敏感网络(Time Sensitive Network,TSN)对端系统的设计需求,设计了一种支持多个逻辑队列且缓冲区共享的直接存储访问(Direct Memory Access,DMA)控制器。DMA控制器内部收发方向上各支持8个逻辑队列,多个逻辑队列共享位于内存中的缓存空间,可对不同类型的数据帧提供差异化的收发调度和处理。DMA控制器采用基于指针的收发逻辑队列结构和复杂的缓冲区描述符,可以有效降低处理器负荷,提高总线吞吐率。整个设计在Xilinx ZYNQ7035的开发板上进行了仿真分析和功能验证。

基于DMA的XVC协议性能优化

为了适应恶劣环境下现场可编程门阵列(FPGA)器件加载与调试的需求,近年来国内外日益关注赛灵思虚拟电缆(XVC)协议远程调试技术。国内外学者主要在XVC远程调试系统构建方面展开研究,但其远程加载的JTAG传输速率普遍低于传统JTAG线缆,在设计时也很少考虑到由XVC协议引起的JTAG比特率转换损失。主要对XVC协议性能优化进行研究,通过引入AXI-DMA引擎优化JTAG数据传输模型,提高JTAG转换效率。实验结果表明,根据优化后XVC协议构建的FPGA远程调试系统有与高速JTAG线缆相近的加载与调试性能。

基于AXI总线的DMA控制器的设计与实现

为提高直接内存存取(direct memory access,DMA)控制器数据传输效率,满足第三代移动通信终端基带芯片的实际应用,提出了一种基于高级扩展接口(advanced extensible interface,AXI)总线实现DMA控制器的专用集成电路(application specific integrated circuit,ASIC)硬件实现方法。在用硬件描述语言(Verilong HDL)实现整个设计的基础上,运用编译仿真工具进行了功能仿真,利用综合工具SYNOPSYS的Design Compiler对其综合。经过现场可编程门阵列(field-programmable gate array,FPGA)验证,确保该控制器可以作为一个独立的知识产权(intellectual property,IP)核嵌入到ASIC系统中,该设计已成功运用于TD-LTE终端基带芯片中。