利用Actel芯片实现高可靠冗余时钟信号

本文介绍一种利用数字电路 ,设计高可靠冗余时钟的方案。本方案特别设计了毛刺消除电路对信号的毛刺进行滤除 ,同时还设计了针对震荡信号特点的边沿三取二表决电路 ,采用分段TMR结构提高冗余时钟整体可靠性。最后 ,我们还针对选用FPGA的特性作了相对改动 。