期刊文献+
共找到17篇文章
< 1 >
每页显示 20 50 100
基于0.18μm CMOS工艺的低功耗采样保持电路
1
作者 韩昌霖 丁浩 吴建飞 《微电子学》 CAS 北大核心 2024年第3期355-361,共7页
基于0.18μm CMOS工艺设计了一款用于ADC前端的采样保持电路,电路采用输入缓冲器-采样开关-输出缓冲器三级结构实现。为提高采样保持电路的保持平稳度,设计了信号馈通和时钟馈通消除结构。为改善频率响应,设计了无源负反馈结构并研究了... 基于0.18μm CMOS工艺设计了一款用于ADC前端的采样保持电路,电路采用输入缓冲器-采样开关-输出缓冲器三级结构实现。为提高采样保持电路的保持平稳度,设计了信号馈通和时钟馈通消除结构。为改善频率响应,设计了无源负反馈结构并研究了器件参数对电路性能的影响。仿真结果表明,该馈通消除结构能够提升保持阶段的平稳度,负反馈可将增益提升36 dB。该电路在800 MS/s采样率、122.6 MHz正弦波输入条件下,增益为0 dB,3 dB带宽为1 GHz,信号失真比为48 dB,有效位数为7.7 bit。最终版图面积为202μm×195μm,功耗为37.22 mW,实现了低功耗的设计目标。 展开更多
关键词 ADC cmos工艺 低功耗 采样保持电路 馈通消除
下载PDF
用于高精度模数转换器的CMOS可变增益放大器
2
作者 李振国 苏萌 +5 位作者 田迪 肖春 侯佳力 胡毅 沈红伟 王亚彬 《半导体技术》 CAS 北大核心 2024年第10期899-905,共7页
针对工业领域数据采集系统对大摆幅模拟信号精确采样的需求,提出了一种方便与高精度模数转换器(ADC)集成的CMOS可变增益放大器(VGA)。该VGA基于反相放大器结构,在5 V单电源供电的条件下支持最大±10 V信号输入。对传递函数的设计和... 针对工业领域数据采集系统对大摆幅模拟信号精确采样的需求,提出了一种方便与高精度模数转换器(ADC)集成的CMOS可变增益放大器(VGA)。该VGA基于反相放大器结构,在5 V单电源供电的条件下支持最大±10 V信号输入。对传递函数的设计和电路结构的优化可保证VGA高线性度的同时不降低信噪比(SNR)。电路采用TSMC 0.18μm CMOS工艺进行设计并流片,面积为0.23 mm^(2),5 V供电时功耗为1.5 mW。在输入信号1 kHz、采样率200 kS/s条件下,将VGA与16 bit逐次逼近寄存器(SAR)ADC进行联合测试,测试结果表明信噪比达到89.80 dB,总谐波失真(THD)为-102.31 dB。该VGA具有输入范围大、精度高、面积小的特点,为工业信号采集应用提供了高集成度的解决方案。 展开更多
关键词 可变增益放大器(VGA) cmos工艺 宽摆幅 模数转换器(ADC) 低噪声 低失真
下载PDF
4位5GS/s 0.18μm CMOS并行A/D转换器 被引量:1
3
作者 谢莉 王春华 肖奔 《微电子学》 CAS CSCD 北大核心 2009年第3期315-319,共5页
基于0.18μm CMOS工艺,设计了一种最大采样速率为5GS/s的4位全并行模数转换器。设计中,为了提高模数转换器的采样速度,采用三种技术相结合:1)比较电路与解码电路都采用流水线的工作方式;2)在比较器中使用电感技术,提高比较器的转换速度... 基于0.18μm CMOS工艺,设计了一种最大采样速率为5GS/s的4位全并行模数转换器。设计中,为了提高模数转换器的采样速度,采用三种技术相结合:1)比较电路与解码电路都采用流水线的工作方式;2)在比较器中使用电感技术,提高比较器的转换速度;3)使模拟电路和数字电路都工作在低摆幅的工作状态,在提高速度的同时,降低了电路的功耗。为了提高电路的信噪比,采用全差分输入输出方式和低摆幅时钟控制,并在解码器中先将温度计码转换成格林码,再将格林码转换成二进制码,有效地抑制了由比较电路产生的亚稳定性。仿真结果表明,在输入信号为102.539MHz、5GS/s采样率下,设计的电路有效比特数达3.74位,积分非线性和微分非线性分别小于0.255LSB和0.171LSB,功耗小于65mW。 展开更多
关键词 模数转换器 全并行模数转换器 cmos电路 流水线
下载PDF
一种0.18μm CMOS6位1.6 GHz闪烁型A/D转换器的设计
4
作者 张超 冯军 《微电子学》 CAS CSCD 北大核心 2005年第2期185-188,共4页
 介绍了一种高速CMOS闪烁型(并行)A/D转换器的设计。采用分块化设计的方法,分别对各个模块的参数指标进行优化,并通过数字方法进行修正,实现了很高的信噪比。芯片的工作电压为1.8V,最大采样率1.6GHz,全速采样功耗210mW,芯片有源区面积...  介绍了一种高速CMOS闪烁型(并行)A/D转换器的设计。采用分块化设计的方法,分别对各个模块的参数指标进行优化,并通过数字方法进行修正,实现了很高的信噪比。芯片的工作电压为1.8V,最大采样率1.6GHz,全速采样功耗210mW,芯片有源区面积为0.75mm×0.74mm,采用TSMC0.18μmCMOS工艺实现。 展开更多
关键词 模拟/数字转换器 数字错误修正 闪烁型 cmos工艺
下载PDF
一种具有微处理器接口的CMOS 12位电流型D/A转换器
5
作者 杨忠 刘道勇 《微电子学》 CAS CSCD 北大核心 1998年第1期45-49,共5页
研究了采用译码的分段梯形电阻网络技术制作的高速12位CMOS电流型D/A转换器。将常规的R-2R电阻网络和译码的权电阻网络相结合,解决了常规CMOSD/A转换器必须采用精密R-2R梯形电阻网络的问题,降低了对电阻精度... 研究了采用译码的分段梯形电阻网络技术制作的高速12位CMOS电流型D/A转换器。将常规的R-2R电阻网络和译码的权电阻网络相结合,解决了常规CMOSD/A转换器必须采用精密R-2R梯形电阻网络的问题,降低了对电阻精度匹配的要求。同时,为了使D/A转换器具有灵活的外围应用,专门设计了微处理器接口、基准发生器和量程选择电阻。未修调的实验样品的线性误差小于0.05%,建立时间为400ns。 展开更多
关键词 模拟集成电路 电阻网络 D/A转换器 DSP
下载PDF
一种用于16位A/D转换器的2μm CMOS工艺
6
作者 胡永贵 贺广佑 《微电子学》 CAS CSCD 北大核心 2001年第5期354-356,共3页
介绍了一种 CMOS 1 6位 A/D转换器的工艺技术。该技术采用 2μm硅栅自对准 CMOS工艺、全离子注入和快速热退火。并分别用 P阱和双阱工艺、多晶硅栅注砷和注 BF2 制作了电路样品。两种工艺均能满足 1 6位 A/D转换器的要求 ,但
关键词 cmos工艺 硅栅自对准 A/D转换器
下载PDF
0.35μm CMOS 4位1 Gsample/s全并行模数转换器设计 被引量:3
7
作者 郝俊 孟桥 高彬 《电子器件》 CAS 2007年第2期403-406,共4页
介绍了一种基于0.35μm CMOS工艺的4位最大采样速率为1GHz的全并行结构模数转换器的设计.因为在高采样率的情况下,比较器的亚稳态问题降低了模数转换器的无杂散动态范围,在本次设计中对其进行了优化.后仿真结果表明,输入信号为22.949MHz... 介绍了一种基于0.35μm CMOS工艺的4位最大采样速率为1GHz的全并行结构模数转换器的设计.因为在高采样率的情况下,比较器的亚稳态问题降低了模数转换器的无杂散动态范围,在本次设计中对其进行了优化.后仿真结果表明,输入信号为22.949MHz,在1GHz采样率的情况下,信噪比达到25.08dB,积分非线性和微分非线性分别小于0.025LSB和0.01LSB,无杂散动态范围达到32.91dB.芯片采用具有两层多晶硅的0.35μmCMOS工艺设计,总面积为0.84mm2. 展开更多
关键词 模数转换器 高速 全并行 亚稳态 cmos工艺
下载PDF
一种视频8位CMOS折叠-插值A/D转换器的设计 被引量:2
8
作者 朱江 邵志标 《微电子学》 CAS CSCD 北大核心 1998年第5期299-302,306,共5页
CMOS折叠式A/D转换器结构是一种能兼顾面积、功耗与转换速度的新型结构。分析了折叠-插值A/D转换器的原理,着重介绍了一种8位CMOS折叠-插值电路的设计考虑和版图设计。最后给出了模拟结果。
关键词 A/D转换器 模拟集成电路 cmos
下载PDF
CMOS单片12位D/A转换器的设计优化
9
作者 舒辉然 张正 苏玲 《微电子学》 CAS CSCD 1995年第4期12-17,共6页
本文介绍了一种高速单片CMOS12位D/A转换器的设计。着重阐述了电阻开关网络的按比例匹配设计原理、结构特点,激光动态修调网络的结构设计,以及逻辑控制和功能特点。该D/A转换器的线性误差、微分误差满刻度误差均满足12... 本文介绍了一种高速单片CMOS12位D/A转换器的设计。着重阐述了电阻开关网络的按比例匹配设计原理、结构特点,激光动态修调网络的结构设计,以及逻辑控制和功能特点。该D/A转换器的线性误差、微分误差满刻度误差均满足12位精度。在15V工作电压下,满度电流建立时间为0.6μs,功耗20mW。 展开更多
关键词 数-模转换器 cmos 模拟集成电路
下载PDF
CMOS折叠—插值A/D转换器中的气泡效应研究
10
作者 朱江 邵志标 《微电子学》 CAS CSCD 北大核心 1998年第6期382-386,共5页
CMOS折叠—插值A/D转换器是一种新颖的高速低功耗转换器,但随着输入电压和采样频率的增加,其动态特性变差,误码率上升,产生所谓的“气泡”现象。文章分析了“气泡”的产生机理,给出了减小“气泡”效应的方法及实现途径。
关键词 cmos 模拟集成电路 折叠-插值 气泡效应
下载PDF
一种带接口的CMOS10位电流型乘法D/A转换器
11
作者 石红 《微电子学》 CAS CSCD 1996年第6期409-412,共4页
介绍了一种带接口的单片CMOS10位电流型乘法D/A转换器的设计及工作方式。着重阐述逻辑电平转换、控制逻辑的结构设计及其工作方式。在不修调电阻网络的情况下,该D/A转换器在5V、15V下,其线性误差、微分误差。
关键词 模拟集成电路 接口集成电路 cmos电路
下载PDF
一种分区式高速12位A/D转换器 被引量:1
12
作者 王若虚 《微电子学》 CAS CSCD 北大核心 1998年第4期254-259,共6页
介绍了一个高速12位分区式A/D转换器的设计。电路采用“3位+3位+8位”的三级分区式结构。其中的8位ADC为折叠插入式ADC,误差校正采用模拟校正、数字编码形式。采用2μmBiCMOS设计规则设计的电路,经PSPI... 介绍了一个高速12位分区式A/D转换器的设计。电路采用“3位+3位+8位”的三级分区式结构。其中的8位ADC为折叠插入式ADC,误差校正采用模拟校正、数字编码形式。采用2μmBiCMOS设计规则设计的电路,经PSPICE仿真,在±5V电源下,采样频率高达3MHz。 展开更多
关键词 模拟集成电路 A/D转换器 数字信号处理
下载PDF
一种带宽可调的连续时间Δ-Σ模数转换器设计
13
作者 陈旭斌 沈玉鹏 +1 位作者 周旻 郁发新 《半导体技术》 CAS 北大核心 2019年第7期489-493,499,共6页
提出了一种带宽为1~32 MHz、以1 MHz为步进的可调的连续时间Δ-Σ模数转换器(ADC),并且在标准65 nm CMOS工艺下进行了流片验证。设计采用传统三阶级联反馈型(CRFB)结构,并基于图形处理器单元(GPU)加速的连续时间Δ-ΣADC调制器系数设计... 提出了一种带宽为1~32 MHz、以1 MHz为步进的可调的连续时间Δ-Σ模数转换器(ADC),并且在标准65 nm CMOS工艺下进行了流片验证。设计采用传统三阶级联反馈型(CRFB)结构,并基于图形处理器单元(GPU)加速的连续时间Δ-ΣADC调制器系数设计方法针对系统系数进行了优化。设计在3组可调电阻、电容阵列的基础上针对反馈电流数模转换器(DAC)以及运算放大器进行了功耗可调设计,从而实现了功耗、输入带宽的高度可调特性。仿真结果表明,Δ-ΣADC在30 MHz带宽模式下能够实现81.36 dBc的无杂散动态范围(SFDR),在1~32 MHz的不同带宽模式下能够实现80~85.9 dB的信噪失真比(SNDR)。整个接收系统的测试结果表明,在保证系统整体性能的情况下,在1,5,10,20和32 MHz带宽模式下其功耗分别为33.7,45,48.9,77.1和101 mW。Δ-ΣADC的芯片面积为0.55 mm^2。 展开更多
关键词 模数转换器(ADC) Δ-Σ调制器 运算放大器 三阶级联反馈型(CRFB) cmos工艺
下载PDF
一种高性能16位A/D转换器
14
作者 袁博鲁 《微电子学》 CAS CSCD 北大核心 1998年第4期272-276,共5页
用一块双极IC芯片和一块CMOSIC芯片实现了一种高性能16位A/D转换器,详细讨论了该转换器的内部结构和逻辑控制。此A/D转换器的最大转换时间为17μs,时钟频率可高达1.4MHz。此外,还可用其实现16位及16位... 用一块双极IC芯片和一块CMOSIC芯片实现了一种高性能16位A/D转换器,详细讨论了该转换器的内部结构和逻辑控制。此A/D转换器的最大转换时间为17μs,时钟频率可高达1.4MHz。此外,还可用其实现16位及16位以下分辨率的模/数转换,当用作12位A/D转换器时,转换时间为12μs。 展开更多
关键词 模拟集成电路 比较器 A/D转换器 DSP
下载PDF
SDA7533D/A转换器的研制
15
作者 江泽福 《微电子学》 CAS CSCD 1995年第3期14-18,共5页
本文主要讨论了SDA7533D/A转换器的工作原理,对其制造工艺进行了详细的研究,最后给出了用优化工艺制造的电路的指标。
关键词 模拟集成电路 数-模转换器 cmos工艺
下载PDF
一种快速电压变换器的研制
16
作者 羊庆龄 孟华群 《微电子学》 CAS CSCD 北大核心 2003年第2期160-162,共3页
 介绍了一种快速电压变换器的电路、版图及工艺设计。该电路采用多晶硅发射极自对准工艺制作,获得了小于50ns的输入输出延迟时间。该电路可广泛应用于GaAsFET功率放大器的控制电路中。
关键词 电压变换器 工艺设计 多晶硅发射极 自对准工艺 输入输出延迟时间 模拟集成电路 GaAs-FET功率放大器
下载PDF
基于压控振荡器的比较器设计
17
作者 胡忠铖 刘佳航 +1 位作者 刘小灵 胡云峰 《科技创新导报》 2022年第26期96-99,共4页
比较器是高精度和低功耗逐次逼近型模数转换器(SAR ADC)的重要组成部分之一。本文设计了一种基于0.18µm CMOS工艺的基于压控振荡器的比较器,该比较器可以实现根据输入的电压差来自动调节其噪声性能,完成比较所需的振荡与输入电压... 比较器是高精度和低功耗逐次逼近型模数转换器(SAR ADC)的重要组成部分之一。本文设计了一种基于0.18µm CMOS工艺的基于压控振荡器的比较器,该比较器可以实现根据输入的电压差来自动调节其噪声性能,完成比较所需的振荡与输入电压差成反比,这种自适应的操作可以显著地降低SAR ADC中高精度比较器的功率消耗,而且,该比较器的基于上升沿触发的D触发器的相频检测模块很好地解决了由于输入电压差太小导致上升沿触发的D触发器的数据和时钟之间的输入时间差太短而产生的死区现象。 展开更多
关键词 压控振荡器 逼近型模数转换器 cmos工艺 比较器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部