期刊文献+
共找到92篇文章
< 1 2 5 >
每页显示 20 50 100
ASIC Design of Floating-Point FFT Processor 被引量:2
1
作者 陈禾 赵忠武 《Journal of Beijing Institute of Technology》 EI CAS 2004年第4期389-393,共5页
An application specific integrated circuit (ASIC) design of a 1024 points floating-point fast Fourier transform(FFT) processor is presented. It can satisfy the requirement of high accuracy FFT result in related fields... An application specific integrated circuit (ASIC) design of a 1024 points floating-point fast Fourier transform(FFT) processor is presented. It can satisfy the requirement of high accuracy FFT result in related fields. Several novel design techniques for floating-point adder and multiplier are introduced in detail to enhance the speed of the system. At the same time, the power consumption is decreased. The hardware area is effectively reduced as an improved butterfly processor is developed. There is a substantial increase in the performance of the design since a pipelined architecture is adopted, and very large scale integrated (VLSI) is easy to realize due to the regularity. A result of validation using field programmable gate array (FPGA) is shown at the end. When the system clock is set to 50 MHz, 204.8 μs is needed to complete the operation of FFT computation. 展开更多
关键词 application specific integrated circuit(asic) fast Fourier transform(FFT) FLOATING-POINT PIPELINE very large scale integrated(VLSI)
下载PDF
Application of FPGA in Process Tomography Systems
2
作者 Ling En Hong Yusri Bin Md. Yunos 《Engineering(科研)》 2020年第10期790-809,共20页
This paper will provide some insights on the application of Field Programmable Gate Array (FPGA) in process tomography. The focus of this paper will be to investigate the performance of the technology with respect to ... This paper will provide some insights on the application of Field Programmable Gate Array (FPGA) in process tomography. The focus of this paper will be to investigate the performance of the technology with respect to various tomography systems and comparison to other similar technologies including the Application Specific Integrated Circuit (ASIC), Graphics Processing Unit (GPU) and the microcontroller. Fundamentally, the FPGA is primarily used in the Data Acquisition System (DAQ) due to its better performance and better trade-off as compared to competitor technologies. However, the drawback of using FPGA is that it is relatively more expensive. 展开更多
关键词 Data Acquisition System (DAQ) Field Programmable Gate Array (FPGA) application specific integrated circuit (asic) Graphics Processing Unit (GPU) MICROCONTROLLER
下载PDF
集成ASIC补偿电路的高温动态MEMS压力传感器
3
作者 胡英杰 王伟忠 +3 位作者 杨拥军 卞玉民 李旭浩 王晗 《现代制造技术与装备》 2023年第8期27-30,共4页
随着工业技术的进步,高温高动态压力传感器的应用需求显著增加。提出一种集成专用补偿电路的高动态硅压阻式微电子机械系统(Micro-Electro-Mechanical Systems,MEMS)压力传感器,进行压力敏感芯片的结构设计和加工工艺设计,并对压力传感... 随着工业技术的进步,高温高动态压力传感器的应用需求显著增加。提出一种集成专用补偿电路的高动态硅压阻式微电子机械系统(Micro-Electro-Mechanical Systems,MEMS)压力传感器,进行压力敏感芯片的结构设计和加工工艺设计,并对压力传感器进行封装和温度补偿电路设计。多层绝缘体上硅(Silicon On Insulator,SOI)材料能够使传感器在高温环境下正常工作。无引线的封装方式可有效提升传感器的频响性能。传感器后端集成了桥阻式专用集成电路(Application Specific Integrated Circuits,ASIC),能够显著减小传感器的体积,同时提升传感器整体性能。该MEMS传感器通过自动压力测试系统进行性能试验,结果表明MEMS压力传感器经过补偿后能够实现较高的线性度、稳定的零点输出特性以及理想的动态输出特性。 展开更多
关键词 专用集成电路(asic) 微电子机械系统(MEMS)技术 压力传感器 温度补偿 集成封装
下载PDF
RS编码的低功耗设计及ASIC研究
4
作者 张萍萍 李锦明 《Journal of Measurement Science and Instrumentation》 CAS CSCD 2023年第2期156-163,共8页
为解决里所(Reed-solomon,RS)编码的低功耗设计,从系统架构、RTL级、门级等不同设计层级进行分析,并在专用集成电路(Application specific integrated circuit,ASIC)设计中加以实践。基于低功耗设计将前端RTL级设计与后端IC设计结合起来... 为解决里所(Reed-solomon,RS)编码的低功耗设计,从系统架构、RTL级、门级等不同设计层级进行分析,并在专用集成电路(Application specific integrated circuit,ASIC)设计中加以实践。基于低功耗设计将前端RTL级设计与后端IC设计结合起来,研究能实现RS编码功能的芯片。在系统架构层,针对RS编码算法中伽罗华域的乘法运算在硬件实现时存在数据运算量大、消耗功耗大等问题,提出基于乘法器因子矩阵的方法对RS编码算法进行优化,通过将乘法运算转化为减法运算等方式减少数据运算量,从而降低功耗。在RTL级和门级层面,分别在逻辑综合和后端实现中加以约束来实现低功耗设计,总体功耗可以降低60%左右。解决了因IC芯片功耗过高导致芯片性能下降,从而影响芯片正常工作等问题,为集成电路工艺提供了新的发展方向。 展开更多
关键词 里所编码 低功耗设计 专用集成电路 逻辑综合
下载PDF
低存储高速可重构LDPC码译码器设计及ASIC实现 被引量:8
5
作者 栾志斌 裴玉奎 葛宁 《电子与信息学报》 EI CSCD 北大核心 2014年第10期2287-2292,共6页
在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该... 在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。 展开更多
关键词 低密度奇偶校验(LDPC)码 无线通信 可重构 低存储 高吞吐率 专用集成电路(asic)
下载PDF
FIFO在多级滤波图像处理ASIC芯片中的设计应用 被引量:3
6
作者 陈朝阳 洪功存 +1 位作者 沈绪榜 郑兆青 《红外与激光工程》 EI CSCD 北大核心 2005年第3期348-351,共4页
描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通... 描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通道与慢速数据输入相匹配;三个同步FIFO,分别对应单级1×3、两级1×3级联(相当于1×5)和三级1×3级联(相当于1×7)滤波模板的图像数据输出缓存,分时复用一路输出总线。仿真结果表明设计是正确且有效的。 展开更多
关键词 FIFO 多级滤波 图像处理 存储器 芯片
下载PDF
星地高速数传系统LDPC编码器ASIC集成芯片设计 被引量:5
7
作者 张浩 殷柳国 《宇航学报》 EI CAS CSCD 北大核心 2015年第1期96-102,共7页
面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,... 面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,硅片面积为5.495 mm2,功耗仅为184.3 m W。与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52%,硅片面积和功耗分别下降至传统结构的20.3%和83.3%,非常适用于超高速星上通信应用。 展开更多
关键词 卫星通信 LDPC编码器 多码率融合 集成芯片设计
下载PDF
论ASIC与FPGA之争 被引量:11
8
作者 韩俊刚 《计算机工程》 CAS CSCD 北大核心 2004年第8期10-12,25,共4页
论述现场可编程门阵列(FPGA)产品的发展情况和对于专用集成电路(ASIC)的影响。介绍了目前国际上对FPGA和ASIC的竞争问题的讨论,同时对ASIC和FPGA进行了简单的比较,并对FPGA的新的应用领域作了介绍。最后提出发展我国FPGA产业的建议。
关键词 现场可编程门阵列 专用集成电路 可编程系统芯片
下载PDF
静态时序分析在数字ASIC设计中的应用 被引量:4
9
作者 陈敏 殷瑞祥 +1 位作者 郭瑢 曾爱华 《重庆工学院学报》 2005年第8期51-55,62,共6页
主要介绍了静态时序分析在数字ASIC设计中的应用,描述了静态时序分析的基本原理和流程,并以I2C总线设计为例,分析了对数字ASIC作静态时序分析中可能出现的问题,提出了消除虚假路径的实际方法.通过对全芯片进行静态时序分析,可以确认设... 主要介绍了静态时序分析在数字ASIC设计中的应用,描述了静态时序分析的基本原理和流程,并以I2C总线设计为例,分析了对数字ASIC作静态时序分析中可能出现的问题,提出了消除虚假路径的实际方法.通过对全芯片进行静态时序分析,可以确认设计的准确性和可靠性,从而为设计流程中每一部分的工作取得sign-off提供可靠保证. 展开更多
关键词 专用集成电路(asic) 静态时序分析(STA) I^2C 时序约束 虚假路径
下载PDF
MEMS陀螺驱动数字闭环ASIC设计 被引量:1
10
作者 任臣 杨亮 杨拥军 《半导体技术》 CAS CSCD 北大核心 2015年第8期566-569,584,共5页
针对MEMS陀螺,基于四阶机电结合ΣΔ调制器技术设计了一款驱动数字闭环电路。其中电容/电压转换电路(C/V转换电路)采用了开关电容电路。为了降低C/V转换电路的噪声,采用了相关双采样(CDS)技术和斩波开关技术。仿真结果表明,采用这... 针对MEMS陀螺,基于四阶机电结合ΣΔ调制器技术设计了一款驱动数字闭环电路。其中电容/电压转换电路(C/V转换电路)采用了开关电容电路。为了降低C/V转换电路的噪声,采用了相关双采样(CDS)技术和斩波开关技术。仿真结果表明,采用这两项技术后,C/V转换电路的噪声在1~10kHz附近达到了约20zF/Hz。数字信号处理部分的时钟由锁相环路(PLL)提供,并且片上PLL对陀螺驱动模态谐振频率进行了倍频。采用0.18μmCMOS工艺制作设计的专用集成电路(ASIC)。实验结果表明,驱动闭环电路能够成功起振,电路输出信号的信噪比达到112dB,1h的稳定性达到2.08×10-4。 展开更多
关键词 MEMS陀螺 专用集成电路(asic) 驱动数字闭环 电容/电压转换 ΣΔ调制
下载PDF
现代电子系统设计方法与ASIC 被引量:3
11
作者 侯文 张振国 《低压电器》 2003年第4期33-34,共2页
介绍现代电子系统的设计思想并指出 :专用集成电路 (ASIC)的出现使传统的电子设计方法逐步退出 ,形成了“自顶向下”的设计思想。讨论了ASIC的特点 ,由于可编程的ASIC具有可编程性和设计的方便性 ,被广泛地应用。目前 ,ASIC正朝着高密... 介绍现代电子系统的设计思想并指出 :专用集成电路 (ASIC)的出现使传统的电子设计方法逐步退出 ,形成了“自顶向下”的设计思想。讨论了ASIC的特点 ,由于可编程的ASIC具有可编程性和设计的方便性 ,被广泛地应用。目前 ,ASIC正朝着高密度、大规模、重构性等方向发展。 展开更多
关键词 现代电子系统 设计方法 asic 专用集成电路 电路板
下载PDF
ASIC-PLC全数字式水轮机调速器 被引量:2
12
作者 金波 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2007年第4期570-573,共4页
为了提高水轮机调速器的可靠性,对全数字式水轮机调速器进行了研究,它以可编程控制器(PLC)为基础,结合专用集成电路技术(application specific integrated circuit,ASIC)进行测频和位移测量,同时采用一个全数字式的液压控制系统——数... 为了提高水轮机调速器的可靠性,对全数字式水轮机调速器进行了研究,它以可编程控制器(PLC)为基础,结合专用集成电路技术(application specific integrated circuit,ASIC)进行测频和位移测量,同时采用一个全数字式的液压控制系统——数字阀插装阀并联液压控制系统,从而构成一个真正的全数字式水轮机调速器,即从信号的采集到控制的输出全部实现了数字化.在水轮机调速器半物理仿真实验台上进行了实验.结果表明,它的控制性能良好,可以满足水轮机对调速器的要求. 展开更多
关键词 水轮机调速器 全数字式控制 液压控制系统 专用集成电路技术 可编程控制器
下载PDF
无失真并行数据压缩的脉动阵列ASIC设计
13
作者 顾静 帅典勋 顾清 《电子学报》 EI CAS CSCD 北大核心 2000年第9期135-136,共2页
本文提出适用于无失真并行数据压缩的超大规模ASIC的逻辑电路设计 .与其他传统的串行或小规模并行无失真数据压缩的硬件或软件方法相比 ,本文的Systolic阵列结构有更好的并行性、实时性和普适性 .对ASIC的时序和功能进行的模拟验证 ,证... 本文提出适用于无失真并行数据压缩的超大规模ASIC的逻辑电路设计 .与其他传统的串行或小规模并行无失真数据压缩的硬件或软件方法相比 ,本文的Systolic阵列结构有更好的并行性、实时性和普适性 .对ASIC的时序和功能进行的模拟验证 ,证明了逻辑和电路设计的正确性和有效性 . 展开更多
关键词 数据压缩 遗传算法 asic 脉动阵列
下载PDF
A High Efficiency Hardware Implementation of S-Boxes Based on Composite Field for Advanced Encryption Standard
14
作者 Yawen Wang Sini Bin +1 位作者 Shikai Zhu Xiaoting Hu 《Journal of Computer and Communications》 2024年第4期228-246,共19页
The SubBytes (S-box) transformation is the most crucial operation in the AES algorithm, significantly impacting the implementation performance of AES chips. To design a high-performance S-box, a segmented optimization... The SubBytes (S-box) transformation is the most crucial operation in the AES algorithm, significantly impacting the implementation performance of AES chips. To design a high-performance S-box, a segmented optimization implementation of the S-box is proposed based on the composite field inverse operation in this paper. This proposed S-box implementation is modeled using Verilog language and synthesized using Design Complier software under the premise of ensuring the correctness of the simulation result. The synthesis results show that, compared to several current S-box implementation schemes, the proposed implementation of the S-box significantly reduces the area overhead and critical path delay, then gets higher hardware efficiency. This provides strong support for realizing efficient and compact S-box ASIC designs. 展开更多
关键词 Advanced Encryption Standard (AES) S-BOX Tower Field Hardware Implementation application specific integration circuit (asic)
下载PDF
一种基于FPGA的抗辐射加固星载ASIC设计方法 被引量:7
15
作者 常克武 王海涛 +1 位作者 张弓 汪路元 《航天器工程》 北大核心 2016年第4期74-80,共7页
针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键... 针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm^2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm^2/mg,满足空间应用的要求,具有很好的应用前景。 展开更多
关键词 专用集成电路 空间环境辐射 单粒子效应 设计流程
下载PDF
用于MEMS器件的ASIC集成温度传感器设计 被引量:2
16
作者 李雨佳 杨拥军 +1 位作者 任臣 刘德盟 《微纳电子技术》 北大核心 2016年第4期242-248,共7页
设计了一款集成于微电子机械系统(MEMS)器件专用集成电路(ASIC)的数字输出CMOS温度传感器。该温度传感器主要由温度敏感电路、一阶Σ-Δ调制器以及配套的偏置电路和时钟产生电路组成。通过分析和建模仿真,确定信号的比例系数和其他... 设计了一款集成于微电子机械系统(MEMS)器件专用集成电路(ASIC)的数字输出CMOS温度传感器。该温度传感器主要由温度敏感电路、一阶Σ-Δ调制器以及配套的偏置电路和时钟产生电路组成。通过分析和建模仿真,确定信号的比例系数和其他设计参数,优化调制器的动态范围,提高了精度。利用斩波技术减少运算放大器低频噪声。通过对运算放大器和比较器电路的合理设计来降低功耗。该单片集成温度传感器电路采用0.18μm CMOS工艺制造。测试结果表明,-45~85℃下电源电压为1.8 V、采样时钟频率为200 kHz、设置带宽为98 Hz时过采样率为1 024,此温度传感器分辨率达到0.03℃,功耗为0.18 mW。 展开更多
关键词 温度传感器 Σ-Δ调制器 功率损耗 微电子机械系统(MEMS) 专用集成电路(asic)
下载PDF
硅微陀螺仪高精度数字化相敏解调ASIC 被引量:2
17
作者 赵阳 夏国明 +1 位作者 施芹 裘安萍 《光学精密工程》 EI CAS CSCD 北大核心 2018年第9期2159-2168,共10页
为了抑制相敏解调引入的闪频(1/f)噪声,实现硅微陀螺仪的高精度片上数字化输出,设计了一种基于sigma-delta模数转换器的相敏解调ASIC。首先,提出了一种量化硅微陀螺仪驱动及检测载波信号的低闪频噪声数字化方案,建立了sigma-delta模数... 为了抑制相敏解调引入的闪频(1/f)噪声,实现硅微陀螺仪的高精度片上数字化输出,设计了一种基于sigma-delta模数转换器的相敏解调ASIC。首先,提出了一种量化硅微陀螺仪驱动及检测载波信号的低闪频噪声数字化方案,建立了sigma-delta模数转换器的系统级分析模型,并利用Simulink完成了基于谐振器级联前馈(CRFF)结构的三阶sigmadelta模数转换器系统级设计。其次,研究了sigma-delta模数转换器的电路级实现方法,在Cadence IC平台上完成了包括低噪声开关电容积分器、加法器及1bit高速量化器等模块的晶体管级电路设计与验证,并采用AMS 0.35μm工艺进行了流片。实验表明:该sigma-delta模数转换器具有三阶噪声整形功能,在硅微陀螺仪的工作频率处(6.4kHz)量化噪声小于200nV/Hz1/2,等效精度位数为12。硅微陀螺仪数字化输出角度随机游走0.012(°)/h1/2,Allan方差零偏不稳定性为0.34(°)/h,零偏稳定性(1σ)为0.94(°)/h,满足高精度硅微陀螺仪的数字化精度需求,并提高了整表集成度。 展开更多
关键词 硅微陀螺仪 专用集成电路 sigma-delta模数转换 相敏解调 闪频(1/f)噪声
下载PDF
一种硅微谐振式加速度计频率读出方法与ASIC实现 被引量:2
18
作者 赵广胜 夏国明 +2 位作者 裘安萍 施芹 赵阳 《半导体技术》 CAS 北大核心 2022年第4期307-312,331,共7页
针对硅微谐振式加速度计(SRA),提出了一种低噪声、低功耗、可集成的频率读出电路。频率读出电路主要基于Σ-Δ原理,实现了对量化噪声的调制与抑制,在0.1 Hz频率下实现了0.1Mhz/√Hz的频率测量水平。同时,专用集成电路(ASIC)实现了对加... 针对硅微谐振式加速度计(SRA),提出了一种低噪声、低功耗、可集成的频率读出电路。频率读出电路主要基于Σ-Δ原理,实现了对量化噪声的调制与抑制,在0.1 Hz频率下实现了0.1Mhz/√Hz的频率测量水平。同时,专用集成电路(ASIC)实现了对加速度测量中频率非线性的补偿,实现了在质量块正弦调制谐振梁情况下频率的零均值变化,解决了冲击和振动环境中非线性导致的加速度偏移问题。最后,ASIC以0.35μm CMOS工艺实现,并与前端模拟振荡电路集成,构成了完整的SRA单芯片测控系统。 展开更多
关键词 硅微谐振式加速度计(SRA) 频率读出 专用集成电路(asic) 低噪声 零均值
下载PDF
基于FPGA的ASIC芯片抗辐射性能评估系统 被引量:2
19
作者 刘海静 王正 +1 位作者 单毅 董业民 《半导体技术》 CAS 北大核心 2021年第3期249-254,共6页
针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还... 针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC时序、内部状态及大致的内部路径位置的能力。对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV·cm^(2)·mg^(-1)的线性能量转移阈值下,该系统能自动判别没有发生SEU事件。目前,该系统已成功应用于自研高可靠性ASIC芯片抗辐射性能的评估。 展开更多
关键词 专用集成电路(asic) 抗辐射 现场可编程门阵列(FPGA) 单粒子翻转(SEU) 性能评估
下载PDF
基于FPGA和ASIC实现的不同路由器结构的MPSoC比较 被引量:1
20
作者 郭珍红 林郁 +2 位作者 贾瑞 高同强 杨海钢 《太赫兹科学与电子信息学报》 2015年第6期983-989,共7页
随着工艺特征尺寸的缩进,为了进一步提高数据处理速度,多核片上系统(MPSoC)成为一种必然的选择。片上网络(NoC)作为多核片上系统的通信部分,其设计影响了整个系统的性能。本文研究了2种不同的片上网络设计,探讨了路由器结构的改变对MPSo... 随着工艺特征尺寸的缩进,为了进一步提高数据处理速度,多核片上系统(MPSoC)成为一种必然的选择。片上网络(NoC)作为多核片上系统的通信部分,其设计影响了整个系统的性能。本文研究了2种不同的片上网络设计,探讨了路由器结构的改变对MPSoC性能的影响。对于采用低延迟优化设计的路由器,通过ModelSim仿真得到数据帧的最优传输延迟减少了6倍。同时,分别完成了该MPSoC的FPGA和ASIC实现,基于实现结果定量分析了在0.13μm工艺尺寸下2种实现方式的面积和延时差距。结果表明,FPGA实现与ASIC实现的面积比率大约为29~33:1,延时比率大约为4.5~7.5:1。 展开更多
关键词 多核片上系统 片上网络 现场可编程门阵列 专用集成电路 面积 延时
下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部