Au/PZT/BIT/p-Si异质结的制备与性能研究

采用脉冲激光沉积 (PLD)工艺 ,制备了以Bi4Ti3O1 2 (BIT)为过渡阻挡层的Au PZT BIT p Si异质结 .研究了BIT铁电层对Pb(Zr0 .5 2 Ti0 .48)O3(PZT)薄膜晶相结构、铁电及介电性能的影响 ,对Au PZT BIT p Si异质结的导电机制进行了讨论 .氧气氛 5 30℃淀积的PZT为多晶铁电薄膜 ,与直接淀积在Si基片上相比 ,加入BIT铁电层后PZT铁电薄膜的 (110 )取向更加明显 ;在铁电层总厚度均为 40 0nm的情况下 ,PZT BIT双层铁电薄膜比PZT单层铁电薄膜具有更大的剩余极化和更低的矫顽场 ;观察到顺时针回滞的C V特性曲线 ,表明铁电极化控制了硅的表面势 ,薄膜呈现极化开关的特性 ;I V特性曲线表明异质结具有明显的单向导电性 ,并证实异质结在弱场下导电遵循欧姆定律 ,强场下以空间电荷限制电流 (SCLC)为主 ;异质结具有较好的疲劳特性 ,10 9次极化反转后其剩余极化仍达到初始值的90 % .

Au/BIT/PZT/BIT/p-Si(100)存储器

利用准分子激光原位淀积方法制备了BIT/PZT/BIT,PZT/BIT和BIT层状铁电薄膜,获得了电流密度-电压(I-V)回线和极化强度P-V电滞回线。在这三种结构中,Au/BIT/PZT/BIT/p-Si(100)结构的界面电位降、内建电压及频率效应是最小的。在电压转变电VT、饱和极化强度PS及矫顽场VC之间有三种关系,他们与I-V回线及P-V回线的关系相匹配,这种匹配关系使得以I-V回线操作的存储器将能够非挥发和非破坏读出及具有保持力。