期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
多位BCD-B码转换几种方法及其实现
1
作者 周致 杨斌 《求知导刊》 2016年第20期46-47,共2页
目前,在数字电路中应用最为广泛的是B码和BCD码,而作为人机交互的重要组成部分,BCD-B码的转换显得尤为重要。进制转换方法有计数法、组合逻辑法和移位修正法等,本文将以三位BCD转十位B码为例,探讨基于数字芯片的BCD-B码的转换问题。
关键词 bcd-b 计数法 组合逻辑
下载PDF
LV/HV P-Well BCD[B]技术(1)的芯片与制程剖面结构 被引量:4
2
作者 潘桂忠 《集成电路应用》 2018年第6期41-45,共5页
LV/HV P-Well BCD[B]技术(1)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓... LV/HV P-Well BCD[B]技术(1)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 HV LDMOS结构 LV/HV P-WELL BCD[B]芯片结构 制程剖面结构
下载PDF
LV/HV P-Well BCD[B]芯片工艺技术(2)的制程剖面结构 被引量:3
3
作者 潘桂忠 《集成电路应用》 2018年第9期23-27,共5页
LV/HV P-Well BCD[B]技术(2)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV VDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓... LV/HV P-Well BCD[B]技术(2)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV VDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 HV LDMOS 结构 LV/HV P-WELL BCD[B]芯片结构 制程剖面结构
下载PDF
LV/HV Twin-Well BCD[B]技术(1)芯片与制程剖面结构 被引量:1
4
作者 潘桂忠 《集成电路应用》 2019年第1期23-27,共5页
LV/HV Twin-Well BCD[B]技术(1)能够实现低压5 V与高压100~700 V (或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺... LV/HV Twin-Well BCD[B]技术(1)能够实现低压5 V与高压100~700 V (或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HV Twin-Well BCD[B]芯片结构 制程剖面结构
下载PDF
亚微米CMOS芯片与制程剖面结构 被引量:1
5
作者 潘桂忠 《集成电路应用》 2019年第3期30-34,共5页
分析Submiron CMOS技术,使用双阱工艺,能够实现在高阻P型硅衬底上形成IC中各种元器件,并使之互连,实现所设计电路。采用芯片结构设计﹑工艺与制造技术,依该技术得到了芯片与制程结构。
关键词 集成电路制造 Submiron CMOS芯片 制程平面 剖面结构
下载PDF
LV/HV N-Well BCD[B]技术(1)的芯片与制程剖面结构 被引量:1
6
作者 潘桂忠 《集成电路应用》 2018年第10期26-30,共5页
LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓... LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS芯片结构设计、工艺与制造技术,得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HVN-WellBCD[B]技术 制程剖面结构
下载PDF
任意BCD码的B/BCD组合逻辑变换网络
7
作者 方振贤 孙永浩 王铁流 《黑龙江大学自然科学学报》 CAS 1989年第4期44-48,共5页
本文以几种常用的BCD码为例,深入研究任意BCD码的B/BCD转换的组合逻辑变换网络.
关键词 BCD码 组合逻辑 变换 网络
下载PDF
LV/HV Twin-Well BCD[B]技术(2)芯片与制程剖面结构
8
作者 潘桂忠 《集成电路应用》 2019年第2期30-34,共5页
LV/HV Twin-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件... LV/HV Twin-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,亦同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HV Twin-Well BCD[B]芯片结构 制程剖面结构
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部