二进制本原BCH码的参数盲识别

针对BCH码的盲识别问题,提出一种基于欧几里德算法的最大公因式的识别方法.首先,根据循环移位码字求取最大公因式,得到最大公因式的系数矩阵.然后,分析最大公因式的次数分布规律确定码长,由系数矩阵求出生成多项式.该识别方法简单易行,无繁杂的矩阵运算.理论分析及仿真实验表明,无误码时使用较小的数据量就可有效识别;误码率为10-2,数据量足够时,识别效果仍然较好.

一种BCH(31,21)快速编译码算法及其VLSI实现

提出了一种快速的BCH(31,21)编/译码算法,并用VerilogHDL实现。所设计的算法经Synopsys工具综合后,采用台湾联华微电子(UMC)的0.25μm工艺完成芯片加工,实现了VLSI验证。

无线传感器网络数据信道BCH码编译的设计

针对无线传感器网络节点间的信道数据传输,研究了传感器采集数据的发送、处理和接收过程,进行信号的有效传递,并实现无线网络对特定区域的监测.设计中的传输信道编码采用BCH码编译,以时域迭代算法结构校检编码,自动地纠正传输中的错误信息,并达到信道编码较低的误码率,实现了网络节点间数据的有效传输.

一种含BCH编解码器的SLC/MLC NAND FLASH控制器的VLSI设计

为了满足存储器市场对低单比特成本和高存储密度的需求,在一款基于ARM926EJ的片上处理器芯片中,集成了一个可支持SLC/MLC NAND FLASH的控制器。为了纠正FLASH存储器芯片中的随机错误,采用了可纠4比特错误的BCH纠错码,该纠错码非常适应NAND类型存储器的随机错误特点。该控制器可支持多种类型的NAND FLASH。另外,对一种基于伯利坎普-梅西算法的高效BCH编解码器VLSI结构进行了研究,采用一种简化伯利坎普-梅西算法实现的低复杂度的关键方程解算机消除其速度瓶颈。芯片采用SMIC 0.13μm CMOS工艺。测试结果证明,设计电路完全符合系统规范,性能表现优良。

一种新型快速纠二错BCH码译码器的设计

对一种占用硬件资源最少的码长为n=2m-1的纠二错二进制BCH码译码器电路进行了改进,使其能用于信道的连续译码,并对算法中的关键点 S_3 ( x ) 查找表的实现提出一种新的简单方法。

基于Peterson算法的BCH码软件解码的实现

以Peterson算法为基础,针对通信控制编码中常用的(15,7)BCH码阐述了一种代数解码算法,并给出了相应的软件解码方法,该解码方法已成功地在单缆传输电视监控系统中得以实现,大大提高了实时数据通信的有效性和可靠性.

H.261视频编码协议中BCH前向纠错码的快速算法

介绍了H .2 6 1视频编码协议中的BCH(5 11,493)纠错码的编码和纠错原理 ,分析了采用软件实现经典算法效率低的原因 ,提出了纠正 2位随机错误的快速算法。与经典除法算法相比 ,快速算法使整机运算效率平均提高 2 0倍以上 ,能够满足实时视频通信系统的要求。本算法已成功运用在PSTN和ISDN可视电话中 ,而且这些快速算法的实现方法对其他运算量较大的纠错编码也有较高的参考价值。

压缩感知理论在BCH码译码中的应用

借助无噪条件下的压缩感知理论,研究了BCH码的译码方法.将校验矩阵作为测量矩阵,伴随式作为测量信号,建立了重构差错图案的压缩感知模型.采用基追踪BP算法,重构了BCH码的差错图案,以(15,11)BCH码为例,验证了重构的差错图案的正确性.根据收码和差错图案计算出码字估值,通过误码率和码字估值成功率,比较了基追踪BP算法和Berlekamp迭代译码算法的译码效果.以BCH短码和长码为例,进行仿真实验,验证了采用压缩感知理论和基追踪BP算法实现BCH码译码的可行性和有效性.

一种支持预搜索的面积紧凑型BCH并行译码电路

在支持预搜索的面积紧凑型BCH并行译码电路中,采用双路选通实现结构,在校正子运算电路的输入端完成被纠码序列与有限域常量的乘法,简化了电路结构;在实现IBM迭代算法时,为了压缩实现面积,复用一个有限域GF(2n)上的二输入乘法器,一轮迭代运行多拍运算;设计了全组合逻辑预搜索模块,加快了BCH截短码的搜索速度。同现有技术相比,该译码电路实现面积紧凑且关键路径短。综合与静态时序分析结果表明,对于512字节的信息元和8-bit的纠错能力,该译码器在80MHz工作频率下符合时序要求;在TSMC0.18μm工艺库下仅需约14800门,满足目前大容量存储设备对数据可靠性和成本控制的要求。

一种基于BCH算法的SRAM PUF芯片的设计、测试与分析

物理不可克隆功能是一种新型的信息安全硬件,在物联网、消费电子等领域得到了越来越广泛的应用。基于SRAM的PUF是工业上应用最广泛的一种类型。基于华宏0.11μm CMOS工艺的SRAM PUF,通过引入BCH算法解决了SRAM的不稳定性造成的误码率问题。通过设计单片机测试电路和PUF芯片测试板,对PUF芯片的片内汉明距离、片间汉明距离和稳定性等关键指标进行了详细的测试和分析。测试结果表明,PUF的片间汉明距离达到42.2%,片内汉明距离达到20.0%,并且具有很好地电压稳定性与温度稳定性。在BCH算法纠错机制运行的情况下芯片片内汉明距离降为0,很好地解决了PUF实现过程中的误码率问题。基于本项研究可知,通过BCH算法与SRAM单元相结合的方式可以很好地解决PUF常出现的不稳定性的问题。BCH算法与SRAM单元相结合的PUF芯片可以很好地满足识别、电子标签等应用的需要。

BCH码迭代译码算法及软件实现方法

结合BCH码的特点,重点研究了BCH码中BM迭代译码算法的基本原理,对二进制BCH码与非二进制BCH码作了简单的比较,给出了算法的关键代码。根据BM迭代译码算法的基本步骤,采用三级流水算法结构并对实际应用的缩短码(50,32)(纠二检四)译码进行分析,同时阐明如何应用C/C++语言实现该算法。

电话授时系统BCH信道编码技术研究

根据BCH分组码原理,设计了BCH(31,16,7)码的编、解码算法。通过对该分组码在电话信道编码中的MATLAB仿真,验证了在电话授时系统中,是否需要采用该信道编码与所处信道的信噪比有直接关系。在信噪比低于4 dB时,可以不进行信道编码;当信噪比高于4 dB时,对电话信道进行BCH编码能较好地起到纠、检错作用。此研究为新型电话授时系统的研制提供一种可选的编码方案。

纠两个错的二进制BCH码新译码算法

对码长n=2m-1纠两个错误的二进制BCH码,本文介绍了一种新的step by step译码算法。译码算法能直接确定接收的比特是否正确而不需要知道接收矢量的错误数目,也不需要知道相应的错误位置多项式。基于这种译码算法的译码器的优点在于占用硬件资源最少,实现简单快速。此外,这种译码方法特别适合于长码。

一种优化的BCH编解码器的设计与实现

针对NAND Flash制造工艺不断提高,导致其内部数据在存储时出错概率越来越大的问题,提出一种优化的BCH编解码器设计。在编码电路采用16位并行操作,解码电路采用3级流水线操作,以提高数据的处理速度。完成电路的仿真验证,仿真结果表明使用优化后的BCH编解码器,可以正确校正多达48位出错位,并完成基于SMIC 0.11μm工艺库的设计综合,综合结果表明该设计在工作频率、面积和功耗方面得到很大改善。

BCH解码器面积优化的VLSI设计

介绍了一种适合于NAND Flash中ECC纠错系统的面积优化BCH(8191,8087)解码器的VLSI设计,设计中,充分考虑到NANDFlash的ECC纠错特性,采用软硬件协调和优化的二级流水线结构。根据ECC纠错的四个步骤,针对求解关键方程的这一步运用改进的Berlekamp-Massey迭代算法实现,并在迭代的过程中采用了有限域乘法器的串并联混用的方式,有效的缩小了BCH解码器的面积,适用于NAND Flash的纠错系统。

DVB-S2中BCH译码器的硬件设计

DVB-S2是新一代数字卫星广播标准,标准采用了新的调制与编码技术,在一定的复杂程度下取得最大的信道容量与较好的系统可扩展性。其中编码方式采用了由BCH与LDPC级联的前向纠错系统,使系统性能接近香农限,但长二进制BCH码,也极大地增加了译码器硬件实现难度。针对标准中BCH码的特殊性,通过对长BCH码优化方法的研究与讨论,提出实现该译码器简单有效的FPGA硬件结构,在满足速度要求的前提下尽量减小面积。

交错BCH码在移动窄带图像信道中的性能研究

文章在详述ＢＣＨ码编译码过程的基础上，对交错ＢＣＨ码在移动瞧道压缩图像传输系统中的应用进行了计算机仿真，直观地显示出产错ＢＣＨ码在窄带图像传输系统中的优良性能，并为移动图像传输中码型的选用提供参考。

65nm工艺下面积功耗优化的BCH电路设计

在65 nm工艺下实现了最大纠正84 bit错误的带循环冗余码(CRC)校验保护功能的BCH(32767,16416)纠错电路,纠错能力可配置。该设计采用频率比为1∶4的两种工作时钟,最高工作频率为100 MHz和400 MHz。两种工作频率的合理组合降低译码运算的延迟,提高固态硬盘读写数据的性能,同时提供了分时复用的可能。通过复用伴随式计算、关键方程系数求解(iBM算法)和钱搜索过程中的有限域乘法运算单元优化芯片面积。通过调整钱搜索的起始位置,实现编码和伴随式计算的求余电路复用,实现面积和功耗的优化,最终芯片面积节省了27%,功耗降低了26%。

新颖的基于小波变换的数字水印方案

随着计算机网络技术与多媒体技术的快速发展 ,数字产品的版权保护已经成为信息技术领域中最重要的问题之一 ,提出了一种新颖的基于离散小波变换的数字水印方案 ,该方案利用改进的Patchwork算法 ,将水印嵌入到LL子带中 ,水印信号在解码过程中无需使用原始图像就可快速地重嵌入 ,该算法利用BCH码来降低误码率。应用所提出的算法 ,把一个 32个字符的水印嵌入到图像中 ,实验结果表明水印是不可察觉的 ,经过JPEG有损压缩、低通与中值滤波等图像处理操作后仍是鲁棒的。

高速Berlekamp-Massey算法结构及电路实现

介绍了两种用于二进制BCH解码器的高速Berlekamp-Massey算法实现方案。在加入寄存器以减少关键路径的延时从而提高电路速度的基础上,一种方法是采用有限域乘法器复用的方法降低电路的复杂度;另一种方法则通过对有限域乘法器进行流水线设计,进一步提高电路的工作速度,实现超高速应用。设计中充分利用了二进制BCH码中Berlekamp-Massey算法迭代计算时修正值间隔为零的性质,用超前计算的方法减少了运算周期的增加。提出的方案可用于设计高速光通信系统的信号编解码芯片。