期刊文献+
共找到71篇文章
< 1 2 4 >
每页显示 20 50 100
Efficient Soft-Decision Maximum-Likelihood Decoding of BCH Code in the GNSS 被引量:2
1
作者 Jinhai Sun Jinhai Li +2 位作者 Haiyang Liu Feng Wang Yuepeng Yan 《Journal of Harbin Institute of Technology(New Series)》 EI CAS 2015年第1期54-58,共5页
Soft-decision decoding of BCH code in the global navigation satellite system( GNSS) is investigated in order to improve the performance of traditional hard-decision decoding. Using the nice structural properties of BC... Soft-decision decoding of BCH code in the global navigation satellite system( GNSS) is investigated in order to improve the performance of traditional hard-decision decoding. Using the nice structural properties of BCH code,a soft-decision decoding scheme is proposed. It is theoretically shown that the proposed scheme exactly performs maximum-likelihood( ML) decoding,which means the decoding performance is optimal. Moreover,an efficient implementation method of the proposed scheme is designed based on Viterbi algorithm. Simulation results show that the performance of the proposed soft-decision ML decoding scheme is significantly improved compared with the traditional hard-decision decoding method at the expense of moderate complexity increase. 展开更多
关键词 GNSS bch CODES soft-decision decoding maximum-like
下载PDF
BCH码译码器的FPGA实现 被引量:5
2
作者 孙怡 田上力 林建英 《电路与系统学报》 CSCD 2000年第4期98-100,共3页
在通信领域,差错控制技术能有效地改善通信系统的传输性能。作者在本文中探讨了BCH码的译码算法,并用Altera FPGA 实现了BCH(31,21)码的两种硬件译码。一种是串行译码;另一种是并行译码。取得了令人满意的结果。
关键词 bch 译码器 FPGA 通信系统 差错控制
下载PDF
基于Nand Flash的BCH校验方法设计与实现 被引量:5
3
作者 焦新泉 武慧军 +1 位作者 单彦虎 秦菲 《电测与仪表》 北大核心 2017年第22期59-64,共6页
针对传统汉明码ECC校验方法纠错能力差的特点,结合Nand Flash闪存内部组织结构,提出一种(4200,4096,8)的BCH码ECC校验方法。该方法采用并行编码方式,且对占用逻辑资源最多的译码器部分采用并行流水线分块译码,极大的提升了编译码效率。... 针对传统汉明码ECC校验方法纠错能力差的特点,结合Nand Flash闪存内部组织结构,提出一种(4200,4096,8)的BCH码ECC校验方法。该方法采用并行编码方式,且对占用逻辑资源最多的译码器部分采用并行流水线分块译码,极大的提升了编译码效率。以FPGA为验证平台,通过大量数据读写表明,该方法大大提高了存储可靠性,为目前大容量存储提供了参考,具有较高的实用价值。 展开更多
关键词 bch校验 并行编码 分块译码 FPGA 可靠性
下载PDF
一种新型快速纠二错BCH码译码器的设计 被引量:2
4
作者 刘凌志 戎蒙恬 罗伟毅 《计算机工程》 CAS CSCD 北大核心 2004年第22期178-180,共3页
对一种占用硬件资源最少的码长为n=2m-1的纠二错二进制BCH码译码器电路进行了改进,使其能用于信道的连续译码,并对算法中的关键点 S_3 ( x ) 查找表的实现提出一种新的简单方法。
关键词 译码器 设计 bch 循环码 译码算法 设计
下载PDF
一种BCH码编译码的实现 被引量:4
5
作者 王兰勋 郭宝增 《河北大学学报(自然科学版)》 CAS 2002年第2期161-164,207,共5页
提出一种用可编程逻辑器件和单片机实现BCH码编、译码的方案 .
关键词 bch 编码 译码
下载PDF
(15,7)BCH码编译码器的VHDL设计 被引量:7
6
作者 赵华 殷奎喜 《现代电子技术》 2004年第20期100-101,共2页
BCH码是一种应用较为广泛的纠正多个错误的循环码,(15,7)BCH码能纠正两位随机错误。本文采用错误图样查找法,用VHDL来设计(15,7)BCH码的解码器,仿真和实践都证明了这种方法的可行性和正确性。
关键词 (15 7)bch VHDL 错误图样查找法 解码
下载PDF
多模GNSS接收机中BCH(15,11,1)并行解码算法 被引量:3
7
作者 蔺晓龙 何文涛 +1 位作者 徐建华 叶甜春 《微电子学与计算机》 CSCD 北大核心 2014年第2期50-53,共4页
北斗卫星导航系统B1信号使用BCH(15,11,1)编码,其空间信号接口控制文件提供的解码器由反馈移位寄存器组成,需要多个时钟周期解码,且与其他卫星导航系统解码结构不兼容.为此推导了BCH(15,11,1)的监督矩阵和校正子,设计了仅使用组合逻辑... 北斗卫星导航系统B1信号使用BCH(15,11,1)编码,其空间信号接口控制文件提供的解码器由反馈移位寄存器组成,需要多个时钟周期解码,且与其他卫星导航系统解码结构不兼容.为此推导了BCH(15,11,1)的监督矩阵和校正子,设计了仅使用组合逻辑构成的解码器.仿真结果表明该解码器能够在一个时钟周期内完成解码,实现和操作都更简单,且与GPS、GLONASS卫星导航系统的解码器结构一致,简化了多模卫星导航接收机的解码设计. 展开更多
关键词 多模卫星导航接收机 北斗卫星导航系统 bch(15 11 1)解码
下载PDF
北斗导航信号BCH译码器中校正子辅助的列表译码算法 被引量:3
8
作者 朱建锋 安建平 王爱华 《电子与信息学报》 EI CSCD 北大核心 2014年第4期1013-1016,共4页
针对北斗卫星导航系统B1I信号中的BCH译码问题,该文提出一种校正子辅助的列表译码算法。首先,以校正子和汉明重量为准则构造若干错误模式列表;然后根据接收数据硬判决的校正子选择对应的错误模式列表;最后按照相关函数差测度搜索最优错... 针对北斗卫星导航系统B1I信号中的BCH译码问题,该文提出一种校正子辅助的列表译码算法。首先,以校正子和汉明重量为准则构造若干错误模式列表;然后根据接收数据硬判决的校正子选择对应的错误模式列表;最后按照相关函数差测度搜索最优错误模式并译码。仿真结果表明,校正子辅助的列表译码算法在误码率510-时,与最大似然译码算法的信噪比仅差0.08 dB,说明该方法是北斗B1I信号BCH码的一种近优译码方法;另外,该方法具有线性复杂度和可并行实现的特点。 展开更多
关键词 北斗卫星导航系统 bch 列表译码 校正子辅助 联合界
下载PDF
NAND Flash控制器的BCH编/译码器设计 被引量:4
9
作者 王杰 沈海斌 《计算机工程》 CAS CSCD 北大核心 2010年第16期222-225,共4页
提出一种应用于NAND Flash控制器的并行BCH编/译码器,在译码阶段引入流水线操作和分组预取译码操作,提升BCH码的译码效率。实验结果表明,在NAND Flash的2 KB页读取操作中,该编/译码器纠正8 bit的随机错误只需要565个周期的译码时间,是... 提出一种应用于NAND Flash控制器的并行BCH编/译码器,在译码阶段引入流水线操作和分组预取译码操作,提升BCH码的译码效率。实验结果表明,在NAND Flash的2 KB页读取操作中,该编/译码器纠正8 bit的随机错误只需要565个周期的译码时间,是采用按页预取译码方式所需时间的1/4。 展开更多
关键词 bch 并行 流水线 NANDFlash控制器 分组预取译码
下载PDF
一种BCH(31,21)快速编译码算法及其VLSI实现 被引量:3
10
作者 楼向雄 ChrisTsu +1 位作者 骆建军 邓先灿 《微电子学》 CAS CSCD 北大核心 2004年第6期709-711,共3页
 提出了一种快速的BCH(31,21)编/译码算法,并用VerilogHDL实现。所设计的算法经Synopsys工具综合后,采用台湾联华微电子(UMC)的0.25μm工艺完成芯片加工,实现了VLSI验证。
关键词 bch算法 差错控制编码 编译码 VLSI
下载PDF
一种含BCH编解码器的SLC/MLC NAND FLASH控制器的VLSI设计 被引量:11
11
作者 李璐 周海燕 《现代电子技术》 2009年第7期167-170,共4页
为了满足存储器市场对低单比特成本和高存储密度的需求,在一款基于ARM926EJ的片上处理器芯片中,集成了一个可支持SLC/MLC NAND FLASH的控制器。为了纠正FLASH存储器芯片中的随机错误,采用了可纠4比特错误的BCH纠错码,该纠错码非常适应N... 为了满足存储器市场对低单比特成本和高存储密度的需求,在一款基于ARM926EJ的片上处理器芯片中,集成了一个可支持SLC/MLC NAND FLASH的控制器。为了纠正FLASH存储器芯片中的随机错误,采用了可纠4比特错误的BCH纠错码,该纠错码非常适应NAND类型存储器的随机错误特点。该控制器可支持多种类型的NAND FLASH。另外,对一种基于伯利坎普-梅西算法的高效BCH编解码器VLSI结构进行了研究,采用一种简化伯利坎普-梅西算法实现的低复杂度的关键方程解算机消除其速度瓶颈。芯片采用SMIC 0.13μm CMOS工艺。测试结果证明,设计电路完全符合系统规范,性能表现优良。 展开更多
关键词 MLC NAND FLASH控制器 bch 编解码 伯利坎普-梅西算法 VLSI
下载PDF
一种BCH码的新型译码方法及其FPGA器件实现 被引量:3
12
作者 柯炜 殷奎喜 《电讯技术》 北大核心 2004年第2期157-160,共4页
介绍了一种新型的BCH码的译码方法,并给出了该译码算法的FPGA器件实现方法。与传统的译码算法相比,该算法具有译码速度快、硬件实现复杂度低等优点,从而使得该译码器具有速度快、体积小、性能稳定等特点。
关键词 bch FPGA 译码器 差分CDMA
下载PDF
缩短BCH码的快速编译码方法和硬件优化设计 被引量:2
13
作者 张多利 姚永彤 +1 位作者 宋宇鲲 杜高明 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2019年第12期1655-1660,共6页
文章提出一种缩短Bose-Chaudhuri-Hocquenghem(BCH)码的快速编译码方法,编码过程的计算量为(k-i)(n-k),当i较小时,总计算量为O(nk-k^2),译码过程矩阵复用编码过程矩阵,计算量为0;研究了基准错误图样与码字错误位置对应关系的规律,并从... 文章提出一种缩短Bose-Chaudhuri-Hocquenghem(BCH)码的快速编译码方法,编码过程的计算量为(k-i)(n-k),当i较小时,总计算量为O(nk-k^2),译码过程矩阵复用编码过程矩阵,计算量为0;研究了基准错误图样与码字错误位置对应关系的规律,并从减少错误图样和减少纠错电路的角度,对缩短BCH码的硬件实现进行优化;设计缩短BCH码(36,24,5),该方法在编码过程减少91%的矩阵计算量,减少66.7%的元素个数,译码过程完全省略元素计算过程,错误图样码向量减少11.8%,纠错电路减少51.4%。 展开更多
关键词 缩短bch 伴随式 快速编译码 错误图样 汉明重量
下载PDF
一种近联合界北斗B1I信号BCH码译码算法 被引量:1
14
作者 朱建锋 安建平 王爱华 《北京理工大学学报》 EI CAS CSCD 北大核心 2015年第5期524-527,共4页
提出一种性能接近联合界的北斗B1I信号BCH码译码算法.以北斗卫星导航系统B1I公开服务信号ICD为基础,分析导航电文的BCH(15,11)编码的纠错能力和联合界,针对ICD标准译码算法的编码增益低和译码失败门限高提出改进算法.以Chase算法为基础... 提出一种性能接近联合界的北斗B1I信号BCH码译码算法.以北斗卫星导航系统B1I公开服务信号ICD为基础,分析导航电文的BCH(15,11)编码的纠错能力和联合界,针对ICD标准译码算法的编码增益低和译码失败门限高提出改进算法.以Chase算法为基础提出一种新的BCH编码软判决译码算法,使用格雷码排序优化伴随式计算,证明最大相关性与最小欧氏距离的等价关系,优化算法在不损失编码增益的条件下复杂度降低50%.仿真结果表明在误码率10-5时距离联合界仅0.01dB,新算法可获得2.5dB的编码增益,译码失败门限从4.4dB下降到1.2dB. 展开更多
关键词 北斗B1I导航信号 联合界 bch 软判决译码
下载PDF
H.261视频编码协议中BCH前向纠错码的快速算法
15
作者 段汉文 沈未名 +1 位作者 朱荣 徐正全 《武汉大学学报(信息科学版)》 EI CSCD 北大核心 2002年第1期34-38,共5页
介绍了H .2 6 1视频编码协议中的BCH(5 11,493)纠错码的编码和纠错原理 ,分析了采用软件实现经典算法效率低的原因 ,提出了纠正 2位随机错误的快速算法。与经典除法算法相比 ,快速算法使整机运算效率平均提高 2 0倍以上 ,能够满足实时... 介绍了H .2 6 1视频编码协议中的BCH(5 11,493)纠错码的编码和纠错原理 ,分析了采用软件实现经典算法效率低的原因 ,提出了纠正 2位随机错误的快速算法。与经典除法算法相比 ,快速算法使整机运算效率平均提高 2 0倍以上 ,能够满足实时视频通信系统的要求。本算法已成功运用在PSTN和ISDN可视电话中 ,而且这些快速算法的实现方法对其他运算量较大的纠错编码也有较高的参考价值。 展开更多
关键词 H.261 视频编码协议 bch 纠错码 快速算法 视频通信
下载PDF
北斗系统BCH码的低复杂度软判决译码算法 被引量:1
16
作者 曲国伟 邓松峰 《系统仿真学报》 CAS CSCD 北大核心 2016年第8期1790-1794,共5页
对于北斗卫星导航系统中使用的BCH(15,11)码,提出了一种基于重编码的低复杂度软判决译码算法。该算法在检测到硬判决结果包含错误时,根据软判决向量构造若干备选信息序列,并对每个信息序列进行重新编码,与接收软判决向量进行相关,选择... 对于北斗卫星导航系统中使用的BCH(15,11)码,提出了一种基于重编码的低复杂度软判决译码算法。该算法在检测到硬判决结果包含错误时,根据软判决向量构造若干备选信息序列,并对每个信息序列进行重新编码,与接收软判决向量进行相关,选择最大相关值的码字作为译码结果。仿真结果表明,该算法相对于传统的硬判决译码算法的复杂度增加不高,但是纠错性能相有了很大提升,并且避免了纠错ROM信号的存储,因此是实际导航接收机译码算法的良好选择。 展开更多
关键词 北斗 bch 软判决译码 重编码
下载PDF
缩短BCH码(16,8,5)编译码算法及其实现 被引量:2
17
作者 李雄飞 李振华 邱乐德 《空间电子技术》 2009年第2期33-38,共6页
BCH码由于编译码简单、纠错性能好而广泛应用于工程实践中。文章从传统编译码方法的原理、性能、优缺点及应用情况出发,推导出一种缩短BCH码(16,8,5)的查表编译码方法。经过VHDL仿真验证,该方法简单实用,占用硬件资源少,是工程实践中一... BCH码由于编译码简单、纠错性能好而广泛应用于工程实践中。文章从传统编译码方法的原理、性能、优缺点及应用情况出发,推导出一种缩短BCH码(16,8,5)的查表编译码方法。经过VHDL仿真验证,该方法简单实用,占用硬件资源少,是工程实践中一种较好的方法。 展开更多
关键词 bch 缩短bch 查表 编译码 VHDL
下载PDF
基于CPLD的BCH码编/译码器的设计与实现 被引量:3
18
作者 张高记 罗朝霞 《西安邮电学院学报》 2010年第5期30-33,共4页
为提高BCH编/译码器系统性能,使硬件设计更具灵活性,提出了一种基于CPLD的BCH编/译码器实现方法。通过设计BCH(57,44,6)编/译码器,对BCH码的构造方法、BCH编/译码器进行了研究。论述了一种基于复杂可编程逻辑器件、采用模块化设计思想... 为提高BCH编/译码器系统性能,使硬件设计更具灵活性,提出了一种基于CPLD的BCH编/译码器实现方法。通过设计BCH(57,44,6)编/译码器,对BCH码的构造方法、BCH编/译码器进行了研究。论述了一种基于复杂可编程逻辑器件、采用模块化设计思想、利用VHDL硬件描述语言实现BCH编/译码器的方法;在QuartusⅡ软件环境下给出了BCH(57,44,6)编/译码器的仿真结果,并在CPLD器件上验证实现。仿真和实验都证明了这种方法的可行性和正确性。 展开更多
关键词 CPLD VHDL bch 编码器 Meggitt译码器
下载PDF
基于FPGA的BCH(31,21)码译码器的设计 被引量:1
19
作者 孙延鹏 李轩 王丽 《沈阳航空工业学院学报》 2003年第4期41-42,共2页
本文介绍了采用FPGA设计BCH(31,2 1)码的译码器的方法 ,译码器能对BCH(31,2 1)码进行译码和纠正低于或等于 2位的随机错误 ,并给出了在MAX +PLUSⅡ软件平台下的仿真结果。
关键词 FPGA bch (31.21) 译码器
下载PDF
一种纠3错BCH译码器的FPGA设计 被引量:1
20
作者 张国华 王菊花 《空间电子技术》 2008年第4期60-63,共4页
文章基于一种较新颖的纠3错BCH码逐步译码算法和结构原型,提出了BCH译码器的完整实用化结构,采用FPGA设计并实现了纠3错BCH(31,16)译码器。该译码方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实施... 文章基于一种较新颖的纠3错BCH码逐步译码算法和结构原型,提出了BCH译码器的完整实用化结构,采用FPGA设计并实现了纠3错BCH(31,16)译码器。该译码方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实施特殊保护的数据传输应用场合。 展开更多
关键词 bch译码 纠3错 FPGA
下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部