DVB中高效BCH解码器的ASIC实现

介绍了数字电视广播(DVB)系统中BCH(762,752)解码器的设计及ASIC实现,提出了一种高效多功能的解码方法,并在XILINX公司的Virtex4器件上实现了验证。BCH解码器的系统级利用算法仿真对解码器作性能评估;采用VerilogHDL描述其硬件功能,对RTL级进行仿真、测试、一致性验证、综合和优化,解决了多时钟、亚稳态、毛刺以及测试覆盖率不全的问题。

BCH解码器面积优化的VLSI设计

介绍了一种适合于NAND Flash中ECC纠错系统的面积优化BCH(8191,8087)解码器的VLSI设计,设计中,充分考虑到NANDFlash的ECC纠错特性,采用软硬件协调和优化的二级流水线结构。根据ECC纠错的四个步骤,针对求解关键方程的这一步运用改进的Berlekamp-Massey迭代算法实现,并在迭代的过程中采用了有限域乘法器的串并联混用的方式,有效的缩小了BCH解码器的面积,适用于NAND Flash的纠错系统。