基于FPGA的BLVDS高速通信总线设计

测试总线是测试系统中的一个重要环节,是准确传输信号的关键。详细介绍了LVDS与BLVDS技术,在此基础上论述了BLVDS总线布置设计、PCB布线设计、数据格式设计及通信背板设计,并提出了一种基于FPGA的BLVDS总线设计,采用Verilog HDL实现FPGA内部逻辑电路设计,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存。实验结果表明,该总线通信速度快、稳定、可靠。

BLVDS总线控制系统中CDR及SerDes电路的设计与实现

时钟数据恢复与解复用电路是串行通信系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能。本文改进了传统的双环时钟数据恢复电路,提出了一种基于空间过采样、时钟数据恢复与串并转换同步完成的双环结构并应用于BLVDS总线控制原型系统中,该原型系统经380项测试,在节点数为5个、收发距离最长为131 m、通信速率达20 MHz时电路工作稳定,同步时间小于10-6 s,误码率低于10-9。

基于BLVDS的控制系统通讯总线的硬件设计与实现

为了满足控制系统对本地通讯总线实时性、可靠性及兼容性越来越高的要求,研究了BLVDS总线的在高速、低噪声、支持多点应用和可变负载等方面的优势,设计了一种基于BLVDS电平的控制系统高速总线,从拓扑结构、端接匹配、PCB设计要点等总线硬件关键技术角度进行了详细的分析和设计,并在128Mbps的通讯速率下对各种情况下总线的性能进行测试。结果表明,基于BLVDS的高速总线通讯准确且稳定可靠,具有一定的应用价值。

基于EPA与BLVDS总线的安全通信系统设计

基于安全通信的角度,结合EPA总线通信开放实时以及BLVDS特有的电气特性,从优化通信结构、实现密文传输等方面进行了系统安全通信设计。基于EPA与BLVDS总线的通信系统从3个方面进行了安全设计:第一,优化系统架构,实现主子网分离以及各子网间的分段独立和运行分离;第二,主网采用EPA环网通信,针对工业以太网开放但被攻击可能性较大等特点,对EPA数据通信过程实现了数据加解密、接口认证等功能,保障信息安全;第三,子网采用BLVDS总线通信,基于BLVDS总线实现专有的总线协议和物理层,使面临的通信安全威胁降到最低。

BLVDS总线信号完整性技术的研究

BLVDS总线支持双向、多节点通信,十分适合应用于插卡式的机架高速背板通信。然而,多节点、多变负载的情况对BLVDS总线的信号完整性提出很高的要求。从理论上对BLVDS总线信号完整性的影响因素进行分析,并借助仿真方法考察这些因素的影响程度,总结出一组总线的优化设计参数。据此参数设计了BLVDS硬件测试平台,对各种负载情况下的总线通信波形进行测量,结果表明,即使是有回勾的最差波形,BLVDS总线接收端仍有足够的信号裕量,可以满足稳定通信的要求。

基于BLVDS总线的IO子板程序升级的设计

程序在现场能够升级是自动化装置的一个很重要的功能。不仅主板上的CPU程序能够升级,IO子板上的FPGA程序也要能够升级。一般把主板上的CPU的USB接口连到装置面板上,通过U盘直接升级程序,该功能使用较普遍。详细介绍了使用BLVDS总线来实现自动化装置的IO子板上FPGA的程序升级的方法。主板上的CPU读取U盘里的子板FPGA的程序并通过BLVDS总线写到子板上的串行Flash里,由子板上的CPU对FPGA进行编程。实验结果表明,该方法简便有效,很好地实现了IO子板上FPGA程序的升级功能。

BLVDS总线信号扩展技术的研究

BLVDS总线支持双向、多节点通信,十分适合应用于插卡式的机架高速背板通信。然而,多节点、多变负载的情况对BLVDS总线的信号完整性提出很高的要求,同时也限制了总线内节点的数量。为此,该文从理论上对BLVDS总线协议、信号特性等方面进行分析,总结出几种总线的扩展方案,以实现节点数量的无限延伸。据此参数设计了几种BLVDS硬件扩展平台,对各种方案进行实际测量与验证。结果表明,几种方案均可以满足稳定通信的要求,但是各有优缺点。

基于数字化采样的集中式保护装置

在IEC 61850标准基础上,提出一种基于PowerPC、数字信号处理器(DSP)、总线低电压差分信号(BLVDS)高速串行总线的数字化集中式保护方案。PowerPC硬件平台加VxWorks实时操作系统完成过程层的数字化采样和通用面向对象变电站事件(GOOSE)出口跳闸功能,DSP保护模块完成测控与保护运算功能,PowerPC与DSP之间通过背板BLVDS高速串行总线进行通信。重点介绍系统方案、过程层的软硬件平台和数字化采样的实现。系统测试结果表明,基于PowerPC,DSP,BLVDS串行总线的平台方案能够很好地满足数字化集中式保护的要求。

基于FPGA的高速模拟信号采集卡设计

测试系统中的信号采集是系统的一个重要环节;文章提出了一种基于FPGA的高速模拟信号采集卡,采用Verilog HDL实现FPGA内部逻辑电路设计,采用AD7938实现ADC采样模块;总线选择BLVDS,FPGA完成BLVDS总线上数据的接收、发送以及数据的缓存,上位机指令和板卡反馈数据依照Modbus协议进行传输,C8051F120完成对FPGA内部BLVDS接收电路缓存数据的读取,根据上位机指令对AD7938控制寄存器以及影子寄存器进行控制,并启动BLVDS驱动电路完成数据的发送;实验结果表明:通信速度快、稳定、可靠,电压采集的结果控制在±0.10V允许范围内。

自适应均衡器在LVDS总线长距离传输中的应用

自适应均衡器可自动为信号损耗提供补偿,使电缆传来的串行数字信号可以重新恢复其原有强度。利用这一特点,采用高速串行数字接口(SDI)自适应电缆均衡器及电缆驱动器芯片构建系统,可以扩大LVDS技术的数据传送范围,以满足高速率条件下长距离传送的要求。详细介绍自适应电缆均衡器CLC012的结构和工作原理;给出以Belden型同轴电缆和五类未屏蔽双绞线为载体进行实验的结果。

基于BLVD技术的通信电源智能分配装置的研究与应用

在电力通信网中,通信电源是保证通信设备安全稳定运行的基础。为提升电力通信网中关键设备在紧急情况下的续航能力,避免因其掉电导致通信业务大面积中断,结合当前电力通信运行现状,以及电池低电压下电(battery low voltage down,BLVD)技术在电力生产中的应用,研发一套基于BLVD技术的通信电源智能分配装置,以提升通信电源发生故障时的应急响应速度,在确保电力通信网安全可靠运行的同时,降低人力物力需求。

基于FPGA的智能化波形发生板卡设计

测试系统中的信号源是系统的一个重要环节,是准确反馈被测部件各项性能参数的关键。提出了一种基于FPGA的波形发生板卡,采用Verilog HDL实现FPGA内部逻辑电路设计,采用DDS算法实现波形频率。总线选择BLVDS,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存,上位机指令和板卡反馈数据依照Modbus协议进行传输,C8051F120完成对FPGA内部BLVDS接收电路缓存数据的读取,根据上位机指令计算生成用户所需信号波形的相关数据,然后将反馈的数据包写入FPGA数据缓存区,并启动BLVDS驱动电路完成数据的发送。实验结果表明:通信速度快、稳定、可靠,生成的波形平滑,幅值、频率误差小。

在工控系统中应用LVDS技术传输高速数据

文中介绍了一种在工业控制场合,采用BLVDS进行高速串行数据传输的方法,相对于常规的RS232/RS485总线,提高了数据传输速度,并提供了较好的现场抗干扰能力,是满足工控现场高速数据传输的一种有效的方法。