基于可靠度差值特征的自适应判决多元LDPC译码算法

利用变量节点符号可靠度在迭代过程中的分布特征,提出了一种基于可靠度差值特征的自适应判决多元低密度奇偶校验(Low Density Parity Check, LDPC)译码算法。整个迭代过程划分为两个阶段,针对不同阶段节点可靠度的差值特征分别采用不同的判决策略:前期阶段,采用传统的基于最大可靠度的判决策略;后期阶段,根据最大、次大可靠度之间的差值特征,设计自适应的码元符号判决策略。仿真结果表明,所提算法在相当的译码复杂度前提下,能获得0.15~0.4 dB的性能增益。同时,对于列重较小的LDPC码,具有更低的译码错误平层。

通用信道编译码算法物理性能快速仿真系统

为实现信道编译码硬件算法物理性能的快速、准确验证,提出一种软硬件协同的通用化信道编译码算法物理性能快速仿真与性能评估系统。PC上位机软件主要实现模拟信源/噪声数据生成、仿真数据后分析、数据/控制指令传输以及与FPGA下位机交互等功能;FPGA下位机通过设计数据调度与系统控制、信道编译码算法架构、加噪信道以及数据统计等单元,构建通用编译码算法验证系统硬件系统架构,支持不同信道编译码算法物理性能的高效、准确验证。以系统当前支持的BCH码、LDPC码、删余卷积码、RS码及其串行级联码的性能仿真为例开展性能测试,性能恶化最大值低于0.4 dB,在10-7误码率统计量级下,仿真时间低于12 s,验证仿真评估系统的准确性、可靠性与有效性。系统采用的通用级联架构还可支持其他信道编译码算法的快速移植与部署,可为信道编译码算法物理性能快速验证提供一种有效的解决方案。

电力线信道中极化码译码算法的改进

脉冲噪声是影响电力线通信性能的最主要因素。为了提升极化码在电力线信道的性能,文章提出了分段循环冗余校验码辅助串行抵消列表比特翻转(segmented CRC aid SCL-bit flip,SCA-SCL-BF)译码算法,并在加性高斯白噪声(additive white gaussian noise,AWGN)信道和电力线信道下进行了仿真。在构造关键集合时引入Rate1子块,避免了全集搜索的复杂度;根据关键集合中比特的位置进行分段,每段翻转一比特,可以实现多比特翻转。仿真结果表明,SCA-SCL-BF算法的性能相较于公开文献中性能在信噪比(signal-to-noiseratios,SNR)大于0dB时有显著提升。该算法对于提升电力线传输性能有重要意义。

基于分层最小和译码的RS-LDPC级联码改进算法

RS-LDPC级联码能够有效提高数据传输的可靠性和系统的容错能力,在5G通信等领域中得到了广泛的应用,且在6G中具有很好的应用前景。但是RS-LDPC级联码与单码相比具有计算复杂度高、不易于在硬件上实现的不足,因此提出一种基于分层最小和的RS-LDPC级联码改进译码算法,将LDPC码的校验矩阵分解成多个子矩阵,在不同子矩阵层次上并行计算。此外,还引入了新的关于校验节点信息更新的简化函数,旨在保证译码性能的同时降低计算复杂度,达到易于硬件实现的目的。结果表明改进型分层最小和算法复杂度大大降低,且在性能上优于传统BP译码0.25 dB左右。

一种基于Polar译码度量选择的第三方高效PDCCH盲检方法

为研究和设计面向第三方场景的高效盲检方法,提出了一种基于Polar译码度量选择的第三方高效PDCCH盲检方法,其技术路线包括Polar译码算法与物理的下行控制信道(PDCCH)盲检算法2个板块.基于Polar译码盲检算法,引入一种基于下行控制信息(DCI)长度的Polar译码度量,提出了改进的基于Polar译码度量选择的第三方盲检方法.基于PDCCH盲检算法,引入一种重排序盲检算法.将改进的Polar译码算法与重排序盲检算法有机结合,提出面向第三方场景的高效PDCCH盲检方法.基于MATLAB平台搭建5G PDCCH盲检仿真链路,对所提方法进行验证与分析.结果表明,该方法能够同时有效减小PDCCH盲检次数与DCI候选长度数量,在保证目标捕获准确率的前提下提高盲检效率.

空间耦合低密度奇偶校验码残差滑窗译码算法

针对空间耦合低密度奇偶校验(SC-LDPC)码滑窗译码(SWD)算法中错误传播导致的高误码率问题,该文提出基于动态残差的滑窗译码(RSWD)算法。通过在窗口内计算边信息更新前后的残差值,动态选择可靠度最低(残差值最大)的边信息优先更新,降低边信息无效更新的频率,提高窗内译码收敛速度。仿真结果表明:相比于传统SWD算法,RSWD算法在窗口中各位置的误比特数明显降低,抑制错误传播效果明显;在高信噪比(SNR)区域或者低迭代次数的情况下,RSWD算法的误码率性能优于SWD算法;此外,将动态残差应用到消息复用(MR)和窗口扩展(WE)两种窗译码算法中,亦能得到类似结论,提升窗译码性能。

基于改进型LBP译码的LDPC码稀疏校验矩阵重建

针对LDPC码稀疏校验矩阵重建问题,基于改进型LBP译码的思想提出了一种高误码率下的LDPC码稀疏校验矩阵重建算法。首先,从码字矩阵中随机抽取部分比特构建码字分析矩阵,并对其做高斯消元求对偶空间;其次,通过判定对偶空间向量是否稀疏,提高了后续疑似校验向量判定的效率;最后,在接收码字个数不足时,利用已知校验向量结合改进型LBP译码方法纠正错误码字,加快LDPC码稀疏校验矩阵的重建速度,提高重建性能。仿真结果表明,所提算法在高误码率0.0045的条件下,对于IEEE802.11n协议下的(648,324)LDPC码,相比于现有算法,稀疏校验矩阵重建率提升了52.16%,可达到92.28%。

“编码与译码”三级工程项目体系的设计研究

数字技术基础课程是大电类必修的专业基础课程,编码器与译码器是其中重要的教学内容。传统的教学方案存在着知识点碎片化、理论与实践分离等问题,文章将编码器与译码器这两部分教学内容进行了融合,用“小-中-大”三级工程训练项目重构教学内容,由浅入深地培养学生形成“知识点-知识链-复杂系统”的工程思维模式,并通过对项目设计方案的不断改进、逐级优化,“螺旋递进”地培养学生解决复杂工程问题的能力,从而实现学以致用、知行合一的教学目标,提高教学效果与人才培养质量。

3×3核矩阵极化码的BP译码算法

相比于2×2核极化码,3×3核极化码的码长更加丰富以及有着更高的极化速率。同时,极化码的置信传播(Belief Propagation, BP)算法相比于传统串行消去(Successive Cancellation, SC)译码算法具有更低的延时。将2×2核极化码的BP译码算法推广至3×3核。获得了3×3核内部最小计算单元的信息更新公式;基于信息更新公式,给出了3×3核的BP译码算法。仿真结果表明,对于3×3核极化码,BP译码算法相比于SC译码算法,在中低信噪比下性能要优于SC译码算法。在译码性能相当的条件下,BP译码算法有着更低的译码延时。

动态扰动辅助的串行抵消双比特翻转Polar译码算法

针对串行抵消翻转译码算法(Successive Cancellation Flip,SCF)受限于单比特翻转而性能提升有限问题,提出了一种双比特翻转译码算法(Successive Cancellation Flip with 2 Bits,SCF2)。针对SCP算法扰动方差初始值固定的问题,设计了一种扰动方差可随码长和码率变化的改进SCP算法。在此基础上,结合翻转和扰动机制,提出了一种动态扰动辅助的串行抵消双比特翻转(Dynamic Perturbation-Aided SCF2,DPA-SCF2)译码算法,并对其译码复杂度和性能进行了分析。仿真结果显示,相比于列表长度为4的循环冗余校验辅助串行抵消列表(Cyclic Redundancy Check Aided Successive Cancellation List,CA-SCL)译码算法,所提算法最大可获得约0.5 dB的性能增益。

RaptorQ喷泉码编译码算法分析及优化

RaptorQ喷泉码是喷泉码的最新研究成果,理论分析和仿真验证表明,RaptorQ喷泉码是性能最好的喷泉码,同时也是编译码复杂度最高的喷泉码。针对RaptorQ喷泉码编译码复杂度高这一问题,以国际标准RFC6330所设计的RaptorQ码编译码流程为基础,提出一种RaptorQ编译码算法的优化版本。新的编译码流程通过固定生成矩阵的方式提前计算好生成矩阵并存储,方便随时调用;通过提前列变换的方式规避多次寻找标准行和高斯消去操作,以及通过去稀疏化的方式,减少编译码过程中的矩阵乘法和异或运算。仿真比较优化前后的编译码算法,结果表明,优化后的RaptorQ码编译码流程能够在保证传输性能不变的同时,减少RaptorQ喷泉码编译码基本运算次数、缩短RaptorQ喷泉码编译码的时间,降低了编译码的计算复杂度,并保持了传输性能。

融合路径度量值和行重特性的Polar码SCL译码算法

首先提出基于初始对数似然比(Log-Likelihood Ratio,LR)与路径度量值(Path Metric,PM)的PM-LLR-SCL译码算法,在接收端初始LLR和PM值之间建立映射关系,并通过重排PM值完成翻转功能。其次,提出基于极化码生成矩阵的行重特性和PM值的PM-RW-SCL译码算法,不仅考虑了Polar码的最小码距和极化子信道可靠度,同时将路径分裂每一层的PM值引入到译码策略中,从而提高了译码性能。仿真结果显示,与串行抵消列表比特翻转(Successive Cancellation List Bit-flip,SCLF)相比,提出的PM-LLR-SCL算法最大可获得约0.23 dB的性能增益,而基于路径数量的复杂度降低了约62%;与基于行权重的串行抵消列表翻转译码算法相比,PM-RW-SCL算法最大可获得约1.5 dB的性能增益,而复杂度降低了约39%。

基于BCJR网格的3×3核极化码简化连续消去译码算法

大核矩阵极化码的传统连续消去(Successive Cancellation, SC)译码算法有较高的计算复杂度,采用网格来降低大核矩阵极化码SC译码算法的复杂度。发现了SC译码算法核内部运算和网格的联系,建立了相应的网格替代核内部运算,基于BCJR(Bahl, Cocke, Jelinek, Raviv construction)网格构造出SC核内部运算的最小网格。有效降低了算法计算量。仿真结果表明,3×3核的长度为243、码率为1/2的极化码,相比于直接计算式,运行时间减少了79.14%,节省了14.2%的计算成本。

半双工译码转发中继信道下的空间耦合RA码设计

针对半双工译码转发中继信道,提出了一种可逼近三节点中继信道容量限的空间耦合RA码的设计方法。针对二进制删除信道,源节点分别向中继节点和目的节点发送空间耦合RA码,中继节点先正确恢复出源节点发送的空间耦合RA,然后再次编码产生额外的校验比特并转发给目的节点;目的节点结合中继节点发送的额外校验比特和源节点发送的空间耦合RA码进行译码,正确恢复出源节点的信息。为了评估所设计的空间耦合RA码在三节点中继信道下的渐近性能,推导了密度进化算法用于计算阈值。阈值分析结果表明,所提出的空间耦合RA码能够同时逼近源到中继链路和源到目的链路的容量限。同时,基于半双工二进制删除中继信道,仿真了所设计的空间耦合RA码的误码性能,结果表明,其误码性能与所推导的密度进化算法计算的阈值结果一致,呈现出逼近于容量限的优异性能,且优于采用空间耦合低密度奇偶校验(Low Density Parity Check,LDPC)码的性能。

软判决译码在多进制扩频通信系统中的应用

扩频通信技术能有效提高系统抗干扰能力,因此得到广泛应用;随着频带资源越来越拥挤,多进制扩频因其能够很好的对带宽和传输速率折中,越来越受到关注;同步一直是多进制扩频技术中的关键技术,对采用同步头同步法以及参考信号同步法的误码性能进行对比;系统采用软判决方式做数字调制解调输出提供给译码器,从对数似然比出发,提出一种适用于多进制扩频系统的次最优的软信息提取方式,分析了分别采用硬判决和软判决对系统带来的影响;仿真结果表明,单纯提取软信息后判决的方式对系统误码性能的提升不明显,在误码率BER=1×10^(-3)时,相比硬判决有0.2 dB左右的增益;加入卷积编码后,仿真参数不变分析对整个系统的性能改善时,相比于DSSS(Direct Sequence Spread Spectrum,直接扩频系统)系统的误码性能有5.2 dB左右的提升,软判决译码比硬判决译码有大约1 dB的增益;而考虑到编码效率,单独的分析软判决和硬判决对系统的误码性能的影响时,结果表明,在信噪比较高的信道环境下系统的误码性能得到较大改善,在误码率BER=1×10^(-3)时软判决译码比硬判决译码有0.7 dB左右的增益,软判决译码对整个系统的误码性能有2.5 dB左右的增益的。

LDPC编译码器设计与FPGA实现

设计了基于CCSDS标准下的码字为(8176,7154)、码率为7/8的低密度奇偶校验码(LDPC)的编码器和译码器,并在FPGA开发板上进行了硬件实现。基于直接编码理论,用伪随机序列发生器产生信息位进行编码,以循环移位寄存器为编码器的核心,采取移位寄存累加器(SRAA)结构实现了快速编码运算。将编码后的数据在MATLAB中进行信道仿真后,基于比特翻转译码算法原理设计了一种译码迭代次数可变的硬判决译码器,避免了在超过或接近译码极限时硬判决译码的误码率会随迭代次数增加而大幅上升的情况。然后,在不同信噪比条件下比较了译码性能,译码器在连续传输两帧数据时能纠错85位左右错误码字。最后,在工作频率200MHz的条件下进行了编译码器的硬件实现测试,证明了该译码器具有良好的译码性能和较低的硬件复杂度。

基于单调排序与并行选择的连续删除堆栈译码器的硬件实现

极化码得益于其较低的复杂度和灵活的构造,成为了当今最为流行的信道编码方式。然而,与其他信道编码的译码算法相比,极化码中的连续删除(Successive Cancellation, SC)译码算法的性能较差。为了解决这一问题,连续删除列表(Successive Cancellation List, SCL)、连续删除堆栈(Successive Cancellation Stack, SCS)等基于连续删除译码的改进算法问世,并显著地改善了其纠错性能。其中,连续删除堆栈译码算法是以更高的复杂度为代价的,特别是在路径选择过程中。本文提出了一种新型的路径选择硬件架构,该架构通过对路径信息分组存储,用分组单调排序与并行比较相结合的策略进行最优路径选择,降低了硬件资源消耗的同时提高了路径选择的硬件效率。最后在现场可编程门阵列(Field Programmable Gate Array, FPGA)上实现了该架构,硬件实现结果验证了本文提出的架构与现有的SCS译码器拥有相近的纠错性能的同时,整体资源开销在查找表(Look Up Table, LUT)、寄存器(Register)和块随机存储器(Block Random Access Memory, BRAM)上分别减少了24.06%,56.42%和39.29%,吞吐率提高了24.38%。

面向6G的循环码低复杂度软判决译码技术

超高可靠低时延传输是未来6G通信系统的关键需求,相应的高性能中短块长弹性编码是亟需研究的热点问题。在已有的各类信道编码方案中,循环码得到了长期和深入的研究,具有优异的汉明距离和低复杂度编译码等特性,并能提供丰富的多码率多码长编码。但循环码却因为缺乏高效的软判决译码机制而难以充分发挥其性能潜力。基于导数分解的译码方法,通过将循环码分解成不同方向上导数,并根据导数码的译码投票结果,得到软量输出,为循环码译码提供了一种高效的软判决译码方案。分别从导数码译码的导数译码方案和导数方向选择两方面,完成了基于导数分解的循环码译码算法优化。通过优化导数码的译码机制,可以在高信噪比条件下的大幅度降低译码复杂度。另外,通过添加导数方向筛选机制,优化投票结果,可有效提升导数码译码性能。仿真结果表明,对码长为256的循环码采用上述改进导数码译码,可以降低最多60%的计算复杂度,并获得约0.2 dB的性能增益。

能量特征在ADS-B信号译码中的应用

自动相关监视技术(Automatic Dependent Surveillance-Broadcast,ADS-B)因其具备高效性和安全性,被广泛应用于空中交通管制。然而传输环境和传输距离的影响会导致部分接收的ADS-B信号十分微弱,从而降低了信号被成功译码的概率。针对此问题,提出了基于能量特征的ADS-B信号循环译码处理方法。该方法是在原始信号中先加入随机高斯白噪声,且原始信号与加入的噪声功率比约为20 dB。然后,根据幂次处理对信号的每个采样点提取局部能量特征,将得到的特征作为新的数据进行循环译码。实验结果表明,该处理方法能明显提高信号的正确译码率,对56条-99 dBm的微弱ADS-B信号的正确译码概率为100%,对56条-100 dBm的微弱ADS-B信号的正确译码概率达到98.2%。

一种非二进制LDPC与SCMA系统的联合检测译码方案

针对现有的一些低密度奇偶校验码(low-density parity code,LDPC)与稀疏码多址(sparse code multiple access,SCMA)系统联合检测方案复杂度高、误码率高、传输时延大、收敛速度慢的问题,提出一个非二进制低密度奇偶校验码(non-binary lowdensity parity code,NB-LDPC)与SCMA系统的联合检测译码(joint detection decoding,JDD)方案。在SCMA多用户检测部分改进基于阈值辅助的期望传播算法(expect propagation algorithm,EPA),在LDPC部分采用NB-LDPC并且在两节点更新过程选取部分消息状态值来改进译码算法,同时,利用联合因子图在联合检测译码信息交互时加入一种消息阻尼因子来提高收敛速度,最终完成联合检测译码过程。通过多角度仿真发现,该方案降低了复杂度和误码率,减小了传输时延,提高了收敛速度,并且在不同码本下均验证了所提方案的适用性。