基于BWDSP100处理器的无源雷达信号处理系统

针对国产BWDSP100处理器的性能和特点,提出了由4片BWDSP100处理器芯片构成的任务式并行信号处理系统,满足无源雷达大运算量的信号处理算法要求。该系统并行实现波束形成、自适应干扰抑制、长时相干积累和目标检测处理等。分析了雷达的主要信号处理模块在系统中的实现算法,估计了其运算量。实际工程应用表明该多片数字信号处理并行系统应用于无源雷达系统中,满足了雷达信号处理开放性、可扩展性的要求,提升了无源雷达系统的性能。

高速数字信号处理器RT—A100及其应用

RT- A10 0可级联高速数字信号处理器是南京电子技术研究所开发的具有自主知识产权的数字信号处理器。该信号处理器与著名的 INMOS公司的 IMSA10 0在引脚分配上完全兼容 ,功能上也完全含盖了 IMSA10 0 ,并有针对性地进行了改进 ,在性能上完全超过了 IMSA10 0。本文详细地描述了 RT- A10 0的功能、性能及应用。

英特尔的“世界波”——全新双核英特尔至强5100系列处理器平台发布侧记

有专家把“双核英特尔至强处理器5100系列”的面市,视为全球IT业世界杯中,最精彩的一记“世界波”。

用80C31微处理器技术恢复掉电IC-V100电台的功能

由于意外因素的影响 ,IC -V10 0电台内CMOS静态存储器掉电 ,导致存储在它里面的频率等参数丢失 ,从而使电台无法正常工作。文章从分析IC -V10 0电台锁相环频率合成器原理入手 ,提出了利用 80C31微处理器技术来恢复掉电电台数据的方法。实际应用表明 ,该方法达到了恢复掉电电台功能的目的。

IAR开发环境下添加SM9B100MAL处理器支持的原理与方法

为解决SM9B100MAL处理器官方未提供IAR开发环境支持的问题,提出为IAR添加处理器支持的方法。通过对IAR开发环境、C-SPY调试器、Flash Loader框架和设备描述配置等多方面的机理分析,给出参考配置与代码及其相关解释,展现添加处理器支持的过程。结果表明:添加支持后,即可在IAR开发环境中实现快速建立代码工程、一键下载程序、调试会话中结构化展示寄存器内容等功能。

如何为KND-100M数控系统定制后置处理器

在经济型数控铣床上运行CAM软件生成NC程序要克服很多困难。本文分析了数控铣床加工后置处理技术的特征和面临的问题以及当前的发展趋势,介绍对Master CAM的NC程序修改方法和后置处理器的修改方法,应用Master CAM后置处理器为KND-100M系统开发定制后置处理器的实践进行了初步的探索。

国产高性能通用数字信号处理器的DEMO板设计

为了向用户演示高性能芯片BWDSP100,设计了一款DEMO板。通过该板可以向用户演示芯片的功能、性能等。板卡采用经典FPGA+DSP结构,处理功能强大,控制灵活。在设计过程中,贯彻以用户为中心的设计思想,不仅做到让用户使用方便,还要全面演示芯片。

英特尔发布新款服务器处理器

全新双核服务器处理器Woodcrest是第一个基于英特尔酷睿微体系架构设计的产品。酷睿技术植根于英特尔高能效的设计蓝图,包含了多项大幅提升计算性能的创新成果。

基于BWDSP100的点迹处理算法实现

针对雷达信号经过脉冲压缩、滤波、恒虚警检测后的有效回波数据,给出了一种基于国产化芯片BWDSP100的点迹处理设计方案。在常规雷达点迹处理算法的基础上,分析雷达回波信号在速度、距离、方位上的分布特性,给出了点迹处理中频道选大、距离凝聚、方位凝聚等模块的软件实现流程图。实际工程实现验证了这一方案的可行性。

基于HCS12X系列双核微处理器的μC/OS-Ⅱ改进

μC/OS-Ⅱ操作系统是一种广泛应用于嵌入式系统的实时操作系统,但是目前μC/OS-Ⅱ还是基于单核处理器上的移植应用,对于带有协处理器的双核微处理器来说,μC/OS-Ⅱ操作系统不能充分利用协处理器的性能来提高系统的实时性。针对嵌入式领域常用的带协处理器的微处理器结构进行研究,通过修改μC/OS-Ⅱ的构架,将时钟中断管理部分功能移植到协处理器上处理,减少内核在主核的运行时间,提高系统的实时性。通过在MC9S12XEP100芯片上经过实验验证分析,证明此方法可行。

英特尔双核心处理器Montecito将内含17亿个晶体管

英特尔公司日前宣布，该公司双核心处理器Montecito将内含17亿个晶体管，且其耗电量仅为100W，低于现有Itanium的130W。此外，它的速度高达2GHz，也比现有的Itanium高。

德州仪器推出高速数字信号处理器

日前，德州仪器(TI)推出高速数字信号处理器(DSP)TMS320TCI100Q，该解决方案经过精心优化，非常适用于那些期望在蓬勃发展的中国市场上部署TD-SCDMA等3G网络的基站制造商，从而进一步提高无线基础设施带宽。该技术目前已在中国的几个试验性网络中应用。

英特尔隆重发布全新服务器处理器

2006年6月27日，英特尔公司面向服务器、工作站、通信、存储和嵌入式细分市场，大批量上市全新双核英特尔至强处理器5100系列（研发代码：Woodcrest）。该处理器基于革命性的全新英特尔酷睿“微体系架构，结合了许多全新处理器设计方法，并以全球先进的制造工艺，在服务器性能、能效和成本优势方面建立了毋庸置疑的领导地位。内部订单显示，目前已有150多家厂商，在200多种服务器和工作站模型里计划装备该处理器。

英特尔隆重发布全新服务器处理器

英特尔公司面向服务器、工作站、通信、存储和嵌入式细分市场，在北京隆重宣布了大批量上市全新双核英特尔“至强”处理器5100系列（开发代码：Woodcrest）。该处理器基于全新英特尔“酷睿”微体系架构，结合了许多全新处理器设计方法。并以全球领先的制造工艺和65nm制程技术，在服务器性能、能效和成本优势方面建立了领先地位。

基于BWDSP100的高性能FFT实现

在数字信号处理(DSP)中,快速傅里叶变换(FFT)起着非常重要的作用。对于针对信号处理应用而开发的处理芯片来说,FFT的性能优劣表征着芯片实际性能的高低。BWDSP100是一款针对数字信号处理及嵌入式应用的处理器。如何在BWDSP100指令框架下,针对该芯片硬件特点展开FFT设计,是芯片走向工程应用的重要一步。为了验证FFT性能,给出了最终FFT程序在BWDSP100上测试结果及其与TS201的性能对比。对比结果表明,该FFT实现采用逆序循环思想,充分发挥了BWDSP100硬件性能,达到了设计指标,对其他DSP芯片FFT程序的开发有一定的借鉴作用。

基于FPGA和BWDSP100 Link口的源同步时序约束

FPGA与BWDSP100高速链路口数据传输,在300MB/s的速率下,FPGA则需要进行SDC时序约束,来确保时序准确无误,FPGA与BWDSP100的Link口属于源同步接口,本文利用Time Quest时序分析工具对FPGA的LINK口逻辑进行约束,工程应用中6路LINK口能稳定工作在300MB/s的传输速率下。

基于TMS320VC5410-100手写数字识别系统

文中讨论手写数字识别系统的 DSP 实现。