基于BWDSP100处理器的无源雷达信号处理系统

针对国产BWDSP100处理器的性能和特点,提出了由4片BWDSP100处理器芯片构成的任务式并行信号处理系统,满足无源雷达大运算量的信号处理算法要求。该系统并行实现波束形成、自适应干扰抑制、长时相干积累和目标检测处理等。分析了雷达的主要信号处理模块在系统中的实现算法,估计了其运算量。实际工程应用表明该多片数字信号处理并行系统应用于无源雷达系统中,满足了雷达信号处理开放性、可扩展性的要求,提升了无源雷达系统的性能。

基于BWDSP的HEVC帧内预测角度模式的并行化算法

针对HEVC帧内预测角度模式算法的特点,提出实现角度预测模式的并行化方法。该方法基于BWDSP1041仿真平台通过分析角度模式算法的可并行性,提出了适合多乘法器并行计算的数据分配方式,结合处理器所搭载的硬件资源,设计了多运算部件并行工作的算法程序。实验结果表明角度预测模式20和垂直模式26在BWDSP1041上利用硬件资源的并行化实现,并行加速比分别达到161.68和344.65。该并行化算法减少了视频编码的时间,其数据分配方案对于帧内预测算法在多核和多运算部件结构上的并行化研究也具有一定的参考价值。

基于BWDSPHEVC的向量SIMD哈达玛变换并行设计

针对HEVC中SATD率失真代价计算的特点,本文提出利用向量SIMD(单指令多数据流)技术,设计哈达玛变换的并行化方案.该方案采用多加法器和多乘法器协同工作模式,发挥处理器的并行性,通过合理的数据安排,很好地实现了多个宏中数据的并行计算,增大DSP的数据吞吐率,提高数据处理速度.实验结果表明其在单核BWDSP1041上的并行加速比达到87.9,证明了优化工作的有效性.

基于BWDSP的HEVC熵编码的复杂度分析与优化

为了优化BWDSP平台上高效视频编码(high efficiency video coding,HEVC)熵编码算法,文章基于BWDSP仿真平台对熵编码复杂度进行了深入分析,并结合BWDSP搭载的硬件资源,从对不同尺寸的变换系数块熵编码算法结构的优化、存储器优化和线性汇编优化3个不同层级的组合优化方案进行优化处理,提出了一种基于乒乓缓存的DMA数据传输优化方案,设计了一种基于单核DSP的多任务级并行处理的优化方案。实验结果表明,经过优化的HEVC熵编码的运行速度显著提高,平均加速比达到15倍。