一款低相位噪声的可编程分频器

设计了一款低相位噪声的可编程分频器,主要用于高鉴相频率的锁相环频率源中。电路设计采用2/3分频器级联结构,通过数选电路实现连续可变分频。从相位噪声产生机理、噪声来源及相位噪声与抖动的关系等方面分析影响分频器相位噪声的关键因素,通过工艺选择、电路设计和仿真分析来优化分频器的相位噪声。采用0.13μm SiGe BiCOMS工艺进行了设计仿真和流片,芯片面积为1.3 mm^2。测试结果表明:该分频器最高工作频率为20 GHz,电源电压为+3.3 V,最大电流为80 mA,可实现1~31连续分频,在输入6 GHz正弦波信号下20分频时的相位噪声为-145 dBc/Hz@1 kHz。