异步BiSS-C协议的FPGA解码

为了在BiSS-C协议的处理器设备(Master,MA)时钟和现场可编程门阵列(Field Programmable Gate Array,FPGA)时钟异步的情况下获得BiSS-C协议传输的数据,提出一种异步时钟下FPGA解码BiSS-C协议的实现方法。首先,在FPGA中对BiSS-C传输的编码器数据进行16倍采样,用状态机解码BiSS-C数据,并对数据进行循环冗余校验(Cyclic Redundancy Check,CRC)。其次,在ModelSim中对FPGA软件进行仿真,对状态机的功能、FPGA软件的数据判读能力进行验证。最后,搭建光栅编码器数据采集系统,对FPGA的解码效果进行验证。仿真结果和试验结果表明:在异步时钟下FPGA能正确解码BiSS-C协议传输数据,解码得到的编码器角度位置误差不大于0.1'',误码率低、解码精度高。

基于FPGA的BiSS协议光电编码器通信模块设计

本文完成了基于BiSS协议的绝对位置式光电编码器的通信模块设计。该通信模块以10Mb/s波特率读取光电编码器数据,单次读取耗时仅需4.2μs,是其它同类常用通信协议速度的5倍以上。文中给出了BiSS协议与同类常用协议关键特性的对比,表明其具有通信速度较快、误码率较低、工业应用适应性较强、成本较低等优点。该通信模块基于CycloneI系列的FPGA设计,使用Verilog HDL编写,实验结果表明,模块通信速度较快,工作稳定。

基于BISS协议的编码器接口技术研究及应用

在对编码器自带的BISS口串行通信协议进行研究的基础之上,提出利用FPGA设计编码器的通信接口,该接口实现了伺服系统中的控制芯片DSP与编码器之间的通信。仿真结果与实际运行结果表明,该通信接口能够有效地从编码器获得位置信息并实时传送给DSP。该设计已成功应用于某数控设备制造厂的数控机床用伺服系统当中。

基于BiSS协议的编码器及其在伺服驱动系统中的应用

介绍了BiSS通信协议的特点、通信模式,分析了BiSS协议编码器在伺服驱动系统中应用的特点,优势。在实验的基础上完成了其硬件设计和基于FPGA的通信协议实现。实验表明,BiSS协议通信速度快、稳定性强、易于实现,在伺服驱动系统中的开发和应用成本低。

探测器扫描位置触发关键技术研究

为满足同步和多技术扫描的要求,基于FPGA实现一种BISS协议编码器处理平台,提供同步触发和数据捕获功能,是探测器扫描位置触发的关键技术.硬件部分的电路是由FPGA、差分芯片SN75179B和IC-MHM绝对值编码器组成的,软件部分是基于FPGA的时钟产生模块、解码模块和CRC校验模块的设计.通过软硬件测试对IC-MHM编码器信号进行处理,仿真和实测结果表明基于FPGA设计的BISS接口符合BISS协议的时序,能够准确接收和处理编码器数据.