基于BlockRAM的高端路由器IP层性能统计

高端路由器的IP层性能统计需要存储大量的数据,传统的方法用D触发器进行存储,往往消耗大量的逻辑单元和布线资源。文章给出一种用BlockRAM存储统计数据的设计方案,它有效利用FPGA内部的专用电路从而大量节省了逻辑和布线资源。该方案还具有良好的可扩展性。

基于SOC的线阵CCD图像采集单元设计

为提高工业在线视觉检测系统中CCD图像采集单元的性能,使用Xilinx公司生产的Virtex-II Pro系列FPGA,采用标准IPCore结合用户逻辑模块的方式设计了基于SOC(片上系统)的线阵CCD图像采集单元。在介绍图像采集单元整体结构及工作过程的基础上重点介绍了如何设计片上系统中的用户逻辑模块以输出CCD及A/D驱动脉冲,并利用Virtex-IIPro内部的双端口BlockRAM实现对CCD图像数据的采集和存储。基于片上系统的线阵CCD图像采集单元具有结构紧凑、采集速度快、通用性及可扩展性强等特点。

基于Xilinx FPGA的高速Viterbi回溯译码器

分析了新一代通信系统的发展对 Viterbi译码器速率提出了更高的要求 ,通过优化 Viterbi译码器结构 ,在Xilinx Virtex II PFGA上实现了速率 30 Mb/ s以上的 2 5 6状态 Viterbi软译码。

通信数据同步中基于FPGA的一种有限任意长FIFO的生成办法

FIFO在数据缓冲和信号同步、交换等领域都具有重要的作用。由于FPGA大规模集成可编程逻辑单元,利用FPGA中BlockRAM多样的寻址特性,在FIFO的使用中FPGA具有天然的优势。本文给出了一种基于FPGA实现任意长度FIFO的办法,利用双口RAM分别编址的特性并行读取以模拟FIFO。该方法已应用在实际的通信系统中,具有良好的效果。