Radix-8 Booth译码Montgomery模乘的RSA算法的设计和硬件实现

提出一种使用Radix-8 Booth译码的Montgomery模乘算法,进一步减少了模乘的中间乘积项个数,提高了模乘的速度.并给出基于该模乘算法的1024位RSA加密硬件的实现方案,其加密速度可达到采用普通Montgomery模乘的RSA加密方案的2倍.在设计方法上使用基于系统级算法的快速设计流程,在系统级设计阶段确定模乘和RSA整体算法的实现方案,并对其评估及优化,缩短了RTL阶段的设计时间,加快了设计思想到硬件实现的转化.实现方案在自行设计的FPGA开发板上通过验证,并进一步转换为ASIC设计综合.

基于低功耗设计的改进型压缩树VLSI架构

本文基于并行乘法器中两种传统的部分积压缩树的电路架构的分析,运用分类压缩的观点,提出一种改进型低功耗压缩树的电路架构,给出了该方法的两种VLSI电路实现。经过地址分析表明,与传统的压缩电路相比,该两种改进型的电路结构的功耗分别降低了6%和19%。