-
题名一种改进的CSA低功耗阵列乘法器的实现
被引量：3
- 1
-
-
作者
徐东明
卢斌
-
机构
西安邮电大学通信与信息工程学院
-
出处
《微电子学与计算机》
CSCD
北大核心
2016年第9期19-23,共5页
-
基金
陕西省重大科技创新项目(2015ZKC01-02)
-
文摘
以实现电能采集中所需求的低功耗、小面积的乘法器为目标,设计了一种16×16位高性能阵列改进乘法器.系统采用Booth-4编码器产生部分乘积项,通过对部分积重组后并采用改进的CSA阵列完成压缩,直接得出乘法结果.这消除了传统并行乘法器的进位加法器部分,节省了大量的晶体管,从而有效降低了系统的整体功耗.设计采用0.6μm SMIC工艺布线,利用H-spice工具仿真验证,结果表明当工作在2.0V单输入电压,150MHz输入频率时,乘法器系统功耗为8.98mW,延迟为8.76ns.
-
关键词
乘法器
低功耗
改进的CSA阵列
关键路径
booth-4算法
-
Keywords
multiplier
low power consumptiom critical path
dual logic
booth-4 algorithm
-
分类号
TP332.2
[自动化与计算机技术—计算机系统结构]
-
