基于C64x DSP的MPEG-4视频编码器算法设计及优化

本文介绍了在TI C64x DSP平台上实现MPEG-4 Simple Profile视频编码器的算法设计与优化方法。算法上,重点对运动估计进行了改进及优化,在图像质量(PSNR)损失较小的情况下,大大降低了计算复杂度。根据C64x DSP的特性,对整个编码器的程序结构和主要计算模块进行结构级的优化,主要包括增强存储器访问效率及提高代码并行性。实验结果表明,对CIF大小的视频序列,该编码器具有100fps以上的编码速度,可以在C64x DSP上实现多路视频编码。

基于TI C64x+内核DSP的H.264压缩关键模块优化

整数变换、反整数变换、量化、反量化及之字形扫描函数的执行速度对H.264视频编码的实时性有较大影响。在支持TI公司C64x+内核系列DSP平台上对这些函数进行讨论,提出了一种新的结构以简化以上函数执行复杂度,并在此结构基础上使用C64x+内核指令进行线性汇编优化。实验结果显示调整后的结构结合线性汇编优化能更充分发挥DSP并行处理的特点,将上述耗时函数的执行速度大幅提高了38～72倍。

基于多C64x的视频跟踪器设计与实现

基于多片目前最高性能数字信号处理器TMS320C6416设计并实现了一种视频跟踪器。以3片TMS320C6416为图像实时处理单元,采用多处理器松耦合星形拓扑网络系统结构,结合大规模可编程逻辑器件FPGA及EPLD对视频跟踪器进行了模块化设计。通过对复杂背景下红外弱小目标的实时跟踪,有效地验证本系统的重构性、实时性及适用性。

基于TMS320C64x DSPs的MPEG-4实时编码器设计与实现

设计并实现了一种基于TMS320C64x系列高性能通用DSPs的MPEG-4Simple Profile编码器。详细介绍了系统的硬件结构和工作流程。为解决高分辨率视频编码的实时性问题,采用预测技术的运动估计算法以及基于C64x CPU的软件优化技术。实验结果表明编码器对D1分辨率(720×576)视频的编码速率达到25帧/秒以上,且具有较低的码率和较好的图像质量。

基于EDMA实现TMS320C64X与FPGA的数据传输

结合TMS320C64XDSP+FPGA信号处理平台,简述了TMS320C64XDSP的硬件结构,重点介绍直接存储器访问(EDMA)的硬件结构和配置方法。数据经现场可编程门阵列(Field-Programmable Gate Array,FPGA)及DSP外部存储器接口(EMIF)由EDMA传输到数字信号处理器(DSP)片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性。

基于TMS320C64x DSP的语音采集与盲信号分离系统设计

本文利用TMS320C64xDSP的多通道缓冲串口(McBSP)和增强型直接存储器访问(EDMA)的特点,设计出了混合语音采集与盲信号分离(BSS)系统。

基于TMS320C64x的遥感杂波仿真

遥感杂波的模拟广泛应用于遥感成像、电子对抗等相关领域。文章使用TMS320C64x DSP处理器根据实时侦察获取的遥感参数进行实时杂波信号的仿真生成,与理论数据比较有较大相关性。

TMS320C64x EDMA的图像数据传输优化

针对图像数据传输速度快、数据量大、处理前需分块的特点,在TMS320C64x系列DSPEDMA结构基础上,重点讨论和总结了图像数据传输优化的3种策略及其应用。

基于TMS320C64xDSP的HDTV视频解码软件关键模块的优化

本文在利用通用DSP TMS320C64x实现HDTV视频解码过程中,通过软件仿真,使用C/C++编译器参数优化设置和人工流水线汇编优化等手段,对IDCT和运动补偿关键模块进行优化,解决了在两级Cache结构下数据的存储问题,取得了显著成效。

基于TMS320C64xDSP的汇编优化方法

由于DSP器件的特殊结构,使得该平台上C编译器的效率较低,编译生成的汇编代码含有大量冗余,无法充分发挥DSP强大的运算能力,且不能满足实际的需求,因而对C语言程序进行汇编优化就成为DSP软件开发和移植中常用的方法。DM642是TI公司推出的新一代并行处理器中性能较优的定点DSP芯片,笔者结合在该芯片上优化实现G.726语音编码压缩算法的经验,详细探讨了TMS320C64xDSP汇编优化过程中使用的优化策略并给出相应的实例。

AVS变换算法在C64x+DSP上的实现

讨论了音视频编码标准AVS中比较耗时的部分——8x8IDCT变换的一维快速算法,提出了变换算法在TI公司的TMS320DM6446芯片的C64x+DSP子系统上的快速实现方法。该方法针对视频编码的实时性要求,根据C64x+DSP的特点和存储器结构特性,利用线性汇编优化,提高了代码的并行性和存储器访问效率。DSP仿真结果表明,文中提出的快速实现方法可以提高性能4倍以上。

TMS320C64X DSP的程序设计与优化

TMS320C64X系列定点DSP芯片具有高速的数据处理能力,本文介绍了64系列DSP的优化流程和程序设计优化的一些方法。

基于TMS320C64xx的H.264编码器优化

本文分析了H.264 软件编码器的结构,提出了影响速度的瓶颈,并给出其中两方面的优化方案: 改进的块匹配算法和1 / 4 象素参考帧插值函数结构的优化。同时,针对高性能D S P 芯片 TMS320C64xx的特点提出了一系列的优化方案,最后讨论了C 语言程序在DSP 硬件上优化设计的 一般性规则。

基于TMS320C64X协处理器TCP的Turbo译码实现

介绍了TMS320C64X系列DSP内部Turbo码协处理器(TCP)的结构和算法。给出了使用TCP实现符合3GPP协议的Turbo译码的程序流程,实现了一种使用中断服务程序控制的高效处理流程,最后给出了TCP译码性能与处理时延的硬件实现结果,并做出了一定的分析。

基于TMS320DM64x/C64x的视频编码器的优化设计

阐述了基于TM S320DM 64x/C 64x DSP平台的通用的视频编码器优化方法,在分析DM 642性能特点的基础上从系统算法优化、存储器的分配、使用EDM A传输数据和调用T I提供的库函数等几个方面进行讨论,给出了系统优化各部分算法的实现框图。该方法适用于M PEG-2,H.263和M PEG-4等视频压缩标准。基于这些方法,在DM 642平台上采用M PEG-4标准编码C IF格式的forem an图像,帧率可以达到25帧/s,完全达到了实时编码的要求。

TMS320C64x的Flash设计及Bootloader实现

详细介绍了TMS320C64x外挂存储器的接口设计、编程实现,给出了当程序大于1KB时二次装载引导的方法和程序代码.

基于TMS320C64X平台的H.264/AVC编码器优化实现

针对TMS320C64X系列芯片特点,结合H.264/AVC编码器算法结构,给出了具体的优化实现方案,包括编译器优化、Cache优化、DMA优化及关键代码线性汇编优化。结合实例详细介绍了高效率线性汇编代码的编写方法,本方法能在提高数据吞吐量的同时提高程序并行度。

TMS320C64x的16-bitFlash加载的可行性分析与实现

简要介绍TMS320C64x系列数字信号处理器(DSP)Flash加载的基本原理,详细论述TMS320C64x DSP与16-bit Flash接口的设计方法及用该方案加载的可行性及优点,给出.out文件到可供软件片上烧写的数据文件的编写方法。

TMS320C64x系列DSP的UTOPIA接口设计与实现

ATM传输是宽带综合业务数字网的重要技术,为使DSP能接入ATM系统,利用TMS320C64x特有的UTOPIA接口构建了一个ATM系统的从设备。介绍了UTOPIA接口基本的发送和接收操作流程,设计了与主控制器MPC8260连接的接口电路,重点探讨了UTOPIA从设备端的参数设置要点,并给出部分程序段代码。

新型高性能TMS320C64x数字信号处理器

德州仪器公司(TI)宣布新型TMS320C6000 DSP系列产品的首批三个成员:TMS320C6414、TMS320C6415和TMS320C6416,它们都是基于目前业界最高性能DSP内核TMS320C64x DSP,工作频率分别是400、500和600MHz.采用0.12μmCMOS工艺.不仅性能优异,而且典型的功耗只有第一代C6000 DSP器件的1/3.在不计I/O情况下,整个芯片工作在400MHz时,功耗为440mW.