基于C64x DSP的MPEG-4视频编码器算法设计及优化

本文介绍了在TI C64x DSP平台上实现MPEG-4 Simple Profile视频编码器的算法设计与优化方法。算法上,重点对运动估计进行了改进及优化,在图像质量(PSNR)损失较小的情况下,大大降低了计算复杂度。根据C64x DSP的特性,对整个编码器的程序结构和主要计算模块进行结构级的优化,主要包括增强存储器访问效率及提高代码并行性。实验结果表明,对CIF大小的视频序列,该编码器具有100fps以上的编码速度,可以在C64x DSP上实现多路视频编码。

基于TI C64x+内核DSP的H.264压缩关键模块优化

整数变换、反整数变换、量化、反量化及之字形扫描函数的执行速度对H.264视频编码的实时性有较大影响。在支持TI公司C64x+内核系列DSP平台上对这些函数进行讨论,提出了一种新的结构以简化以上函数执行复杂度,并在此结构基础上使用C64x+内核指令进行线性汇编优化。实验结果显示调整后的结构结合线性汇编优化能更充分发挥DSP并行处理的特点,将上述耗时函数的执行速度大幅提高了38～72倍。

AVS变换算法在C64x+DSP上的实现

讨论了音视频编码标准AVS中比较耗时的部分——8x8IDCT变换的一维快速算法,提出了变换算法在TI公司的TMS320DM6446芯片的C64x+DSP子系统上的快速实现方法。该方法针对视频编码的实时性要求,根据C64x+DSP的特点和存储器结构特性,利用线性汇编优化,提高了代码的并行性和存储器访问效率。DSP仿真结果表明,文中提出的快速实现方法可以提高性能4倍以上。

基于TMS320C64_x系列DSP_s的有限域乘法逆元算法的设计与实现

有限域上求乘法逆元的计算很浪费时间 ,为此提出了一种结合TMS32 0 C6 4 0 0系列 DSPs中 Galois域乘法器及费尔马小定理的特点来进行乘法逆元计算的新思路。通过对 DSPs流水线的设计与优化 。

多核DSP兼具ASIC和FPGA特性

由于ASIC解决方案NRE成本高,产品开发周期较长,在支持各种不同无线标准升级上灵活性不足。而FPGA的功耗对于高速、复杂运算而言要比ASIC和DSP加速器更高，同时在快速开发和调试上也难达到理想状态。基于此，TI近日针对无线基础设施应用而推出的DSP解决方案SoC架构，

H．264在DM6446平台上的移植与实现

视频编码系统对压缩率和实时性有很高的要求，X264算法的高压缩率和TMS320DM6446平台的高性能为最新的H．264算法的实现提供了可能。本文概述了DM6446芯片特点，X264算法的编码过程，X86与C64x＋平台的差异性，讨论了基于X264模型的算法移植过程，并给出了QCIF图像序列的测试结果。