CADENCE系统上Timing-Driven设计流程探讨

本文首先介绍了亚微米领域集成电路中的寄生参数选取模型 ,然后给出了一种称之为时序驱动的设计流程 ,并对其中的关键步骤和工具作了简要介绍 ,着重介绍了布局布线工具SE中的时序驱动设计方法 。

CADENCE系统物理设计的实现

就CADENCE系统的特点,讨论如何进行项目的创建及文件配置,重点介绍电子设计自动化中关于物理设计从前到后模式和从后到前模式整个闭环的实现过程以及无网络布线器SPECCTRA的特点。

半导体业新的驱动力在哪里——访Cadence设计系统公司总裁兼CEO陈立武

不久前,Cadence在华举行了进入中国20周年的庆典;今年又将迎来30岁华诞。三十而立,Cadence作为EDA(电子设计自动化)工具的领军企业,如何看待半导体业?对我国本土IC设计业有何建议?

Cadence推出Palladium XP II验证平台和系统开发增强套件

Cadence设计系统公司近日推出Palladium XPⅡ验证计算平台，它作为系统开发增强套件的一部分，可显著加快硬件和软件联合验证的时间。

Cadence推出Palladium XP Ⅱ验证平台和系统开发增强套件

2013年9月1013，为了进一步缩短半导体和系统制造商的产品上市时间，全球电子设计创新领先企业Cadence设计系统公司推出PalladiumXP Ⅱ验证计算平台，它作为系统开发增强套件的一部分，可显著加快硬件和软件联合验证的时间。PalladiumXPⅡ平台是屡获殊荣的PalladiumXP仿真系统的更新产品，最多可以将验证性能再提高50％，更将其业界领先的容量扩展至23亿门。

Cadence推出Palladium XP Ⅱ验证平台和系统开发增强套件

为了进一步缩短半导体和系统制造商的产品上市时间，全球电子设计创新领先企业Cadence设计系统公司（NASDAQ：CDNS）近日推出Palladium R XP Ⅱ验证计算平台，它作为系统开发增强套件的一部分，可显著加强硬件和软件联合验证的时间。

Cadence推出C-to-SiliconCompiler拓展系统级产品

2008年7月15日Cadence设计系统公司宣布推出CadenceC－to－SiliconCompiler，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C－to－SiliconCompiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C／C＋＋ 和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SOC。这种重要的新功能对于开发新型SOC和系统级IP，用于消费电子、无线和有线网络市场的公司尤其可贵。C-to－Silicon Compiler让工程师可以在更高的提取级别上工作，并且帮助硬件微架构的分析自动进行。

Cadence推出Palladium XP Ⅱ验证平台和系统开发增强套件

为了进一步缩短半导体和系统制造商的产品上市时间，全球电子设计创新领先企业Cadence设计系统公司（NASDAQ：CDNS）今日推出Palladium@XP II验证计算平台，它作为系统开发增强套件的一部分，可显著加快硬件和软件联合验证的时间。PalladiumXPII平台是屡获殊荣的Palladium XP仿真系统的更新产品，最多可以将验证性能再提高50％，更将其业界领先的容量扩展至23亿门。通过降低功耗并提高容量，客户现在可以在更小的系统配置上运行更多的测试，从而降低总体拥有成本。

Cadence宣布推出Interconnect Workbench用于进行基于ARM片上系统的性能分析与验证

全球电子设计创新领先企业Cadence设计系统公司宣布推出Cadence Interconnect Workbench。Interconnect Workbench是一种软件解决方案，在整个片上系统设计过程对互连进行周期精确的性能分析，能在关键流量状况下快速识别出设计问题，并帮助用户改进器件性能、加快产品上市。

Cadence推出C-to-Silicon Compiler拓展系统级产品

加州圣荷塞，2008年7月15日-全球电子设计创新领先企业Cadence设计系统公司（纳斯达克：CDNS），今天宣布推出Cadence C-to-Silicon Compiler，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C／C＋＋和SystemC写成的，而寄存器传输级（RYL）模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP，用于消费电子、无线和有线网络市场的公司尤其可贵。

Cadence发布首款具备端到端并行处理流程的Encounter数字实现系统

Cadence设计系统公司日前推出了Cadence Encounter数字实现系统（Digital Implementation System），它是一个可配置的数字实现平台，在整个设计流程中完全支持并行处理，提供了难以置信的可调整性。该系统还带来了一个新的超高效的核存储架构，可提供单CPU操作的更高性能、更高容量的设计收敛。使用这个新系统，设计师们实现了设计时间、设计闭合的显著提高，以及先进数字和混合信号产品更快的上市时间。

X-FAB认证Cadence物理验证系统用于所有工艺节点

Cadence设计系统公司近日宣布，晶圆厂X—FAB已认证Cadence物理验证系统用于其大多数工艺技术。晶圆厂的认证意味着X—FAB已在其所有工艺节点中审核认可了Cadence物理实现系统的硅精确性，混合信号客户可利用其与CadenceVirtuoso和Encounter流程的紧密结合获得新功能与效率优势。

Cadence推出验证计算平台加快系统开发时间并提高其质量

Cadence设计系统公司公布了第一款全集成高性能验证计算平台,称为Palladium XP,它在一个统一的验证环境中综合了模拟（Simulation）、加速（Acceleration）与仿真（Emulation）。这种高度可扩展的PalladiumXP验证计算平台是为了支持下一代设计而开发的，让设计与验证团队能够更快地完善他们的软硬件环境．在更短的时间内生产出更高质量的嵌入式系统。

展讯采用Cadence Palladium XP II平台用于移动系统芯片和软硬件联合验证

Cadence设计系统公司日前宣布，展讯通信有限公司（Spreadtrum Inc．）选择Cadence Palladium XPII验证计算平台用于系统芯片（SoC）验证和系统级验证。

Cadence推出Palladium XP II验证平台和系统开发增强套件

为了进一步缩短半导体和系统制造商的产品上市时间，Cadence设计系统公司（NASDAQ：CDNS）近日推出Palladium XP II验证计算平台，它作为系统开发增强套件的一部分，可显著加快硬件和软件联合验证的时间。

芯邦采用Cadence Incisive Xtreme III系统提升SoC验证实效

Cadence设计系统公司近日宣布，芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系统来加速其RTL设计流程，并为下一代数字消费和网络芯片提供了一个验证流程。

国民技术选择Cadence作为先进工艺系统SOC设计的优选供应商

电子设计创新领先企业Cadence设计系统公司宣布。中国领先的无工厂IC设计企业国民技术般份有限公司在对Cadence Virtuoso、Encounter、以及系统级封装（SiP）技术进行了缜密的评估后，认为Cadence技术和方法学的强大组合，可帮助国民技术更好地实现在先进工艺条件下，复杂的系统级SOC的高品质设计。寄予这样的评估国民技术选择Cadence公司作为公司设计的EDA优选供应商。应用其EDA软件开发安全、通信电子市场尖端的系统级芯片（SoC）。

Cadence推出验证计算平台加快系统开发时间并提高其质量

Cadence设计系统公司近日公布了第一款全集成高性能验证计算平台，称为PMladiumXP，它在一个统一的验证环境中综合了模拟、加速与仿真。这种高度可扩展的PalladiumXP验证计算平台是为了支持下一代设计而开发的，让设计与验证团队能够更快地完善他们的软硬什环境，在更短的时间内生产出更高质量的嵌入式系统。