一种改进的CIC抽取滤波器设计

针对软件无线电系统中CIC抽取滤波器的应用需要,提出一种改进CIC抽取滤波器的设计方法。该方法通过引入COSINE滤波器和采用非递归并行结构,有效的解决了传统滤波器在旁瓣抑制性能和增益方面的不足,提高了滤波器的旁瓣抑制比,输出噪声较小。改进的CIC抽取滤波器不需要乘法器,所以硬件实现简单,稳定性高。最后通过仿真证明了该方法的有效性。

一种性能良好的高效CIC抽取滤波器的设计

针对传统CIC抽取滤波器性能和结构存在的问题,利用一个ISOP滤波器和余弦滤波器对CIC抽取滤波器的通阻带进行优化,使得CIC抽取滤波器幅频特性得到很好的改善。通过应用非递归结构和部分多相分解技术对CIC抽取滤波器的结构进行分解,得出一个能实现任意抽取因子的改进的CIC抽取滤波器的实现结构。最后的仿真表明:该设计方法使得CIC抽取滤波器性能得到改善,实现结构高效,在实际工程中有很大的应用价值。

频响改善的低功耗CIC抽取滤波器

针对传统递归型CIC(cascaded-integrated comb filters)抽取滤波器功耗较大、频率响应特性不理想的缺陷,设计了一种改进的非递归型CIC抽取滤波器。利用降序素数分解和多相分解使CIC滤波器以多级多相的低功耗结构实现,通过适当增大级联因子提高抽取器的混叠抑制比,同时利用一个2阶的SIN型补偿滤波器有效地减小通带衰减。仿真结果表明,与其他方案相比,改进的抽取滤波器能够在较低功耗条件下,获得理想的通带衰减和混叠抑制性能。

基于CIC抽取滤波器的谐波分析算法

为消除非同步采样引起的频谱泄漏,提高电网信号的谐波分析精度,提出了基于级联积分梳状(C IC)抽取滤波器的谐波分析算法。在前端AD过采样的情况下,该算法采用逆向搜索的方法实现非同步采样数据的整周期截断,用基于C IC抽取滤波器变频的方法实现信号采样频率与信号基波频率同步,通过快速傅立叶变换(FFT)得到信号频谱,计算基波及各次谐波的幅值和相位。仿真实验结果及误差分析表明,相对于常规的分析方法,该算法具有较高的测量精度。该算法对于非稳态周期信号的谐波分析只需单周期采样,简单易实现,是一种有效的测量方法。

改进型CIC抽取滤波器设计与FPGA实现

为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器。该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减。硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则。经仿真和FPGA验证,改进型CIC滤波器使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.0001 dB。

改进型CIC抽取滤波器的研究与设计

由于CIC(级联积分梳状)滤波器不需要乘法运算和存储系数,因此实现非常简单,在采样率变换过程中经常使用CIC滤波器进行数字滤波.在CIC滤波器概念的基础上,提出了基于正弦函数的补偿滤波器与基于锐化技术的改进型CIC滤波器,补偿滤波器与锐化技术二者用来改善CIC滤波器的通带与阻带特性.通过对CIC滤波器及其改进型的综合性能进行对比体现出所设计滤波器的优点.

FPGA中CIC抽取滤波器增益校正的实现

在中频数字化信号处理中,FPGA应用越来越广泛,DDC的FPGA模块化非常必要,CIC滤波器由于其结构只用到加法器和延迟器,很适合用FPGA来实现,通常工作在DDC系统中运算量大的第一级。分析了CIC滤波器的抽取原理、性能、影响参数及增益产生原因,针对实际应用中5级CIC滤波器在不同抽取率下对信号进行抽取时所产生的增益问题,给出了校正方法,并在Modelsim仿真中得到了验证。

基于CIC抽取滤波器结合串并行的搜索捕获算法

GPS信号的捕获是GPS接收机的重要环节,其中串行搜索算法,并行码相位算法是GPS信号捕获的常用方法。但随着GPS接收机覆盖我们的生活,对捕获算法的速度要求也就越来越高。提出了一种新的捕获方法,基于CIC抽取滤波器并结合串并行搜索的算法,这种捕获方法在抽取阶段使用CIC滤波器降低频谱混叠的影响,然后在使用并行码相位搜索算法的基础上加入了串行搜索的部分,从而减少了计算量,提高了运算速度。对算法进了仿真,实验结果证明了该方法的有效性和优越性。最后对运算优势进行了分析。

高性能CIC抽取滤波器研究与设计

针对采样率变换系统中CIC抽取滤波器存在通带失真较大和阻带衰减较小的问题,提出一种高性能CIC抽取滤波器的设计方法,该方法采用补偿滤波器技术和非递归并行结构。仿真结果表明,通带失真与阻带衰减特性明显优于传统的CIC,CIC-Cosine,ISOP-CIC等滤波器。因此,适用于对幅频特性要求较高的采样率变换系统。

改进型CIC抽取滤波器的FPGA实现

为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。

一种改进型CIC抽取滤波器的实现方法

针对传统CIC抽取滤波器处理宽带信号时,阻带衰减满足要求,通带衰减过大的问题,提出了一种改进CIC抽取器的设计方法;在分级抽取滤波器的基础上用锐化技术改善滤波器通阻带衰减,采用内插二阶多项补偿函数对通带进行额外补偿,使带内更平坦,并利用多相分解的方法降低了抽取滤波器采样率;仿真验证了改进型滤波器具有更好的通、阻带特性。最后在FPGA上实现这个改进型CIC滤波器的设计,并进行了时序仿真和综合验证。

CIC抽取滤波器的两种补偿方法的比较

本文主要介绍了CIC(cascad intergrator comb)抽取滤波器的两种补偿方法:升幅FIR滤波器补偿法;ISOP(Interpolated Second Order Polynomials)补偿法。本文以抽取因子为256的四级级联CIC抽取滤波器为例,详细介绍了两种补偿方法的原理和相应的模型参数求解方法,并对比了它们的补偿效果和硬件实现结构。实验表明ISOP的通带补偿效果比升幅FIR补偿更好,但是FIR补偿的阻带衰减特性更好些。

一种短波数字化电台CIC抽取滤波器的设计

CIC抽取滤波器是数字化接收机数字下变频器的重要组成部分,其指标直接影响数字接收机的性能。本文在论述数字抽取理论及CIC抽取滤波器原理基础上,针对某一短波电台数字化接收机的具体要求,设计了一种CIC抽取滤波器。经过仿真测试,满足了系统要求。

用于Sigma—DeltaADC的数字抽取滤波器研究

该文提出了一种对数字抽取滤波器的参数进行自动优化设计的方案。针对降低数字抽取滤波器的面积和功耗，对确定合适的CIC抽取滤波器的级联数目和抽取因子以及半带滤波器的级联数目和阶数进行了讨论和分析。采用上述方案，实现了一个256倍的降频，输入信号采样频率为512kHz，输出信号频率为2kHz，输出信号的信噪比（SNR）为110dB的数字抽取滤波器。最后用Simulink软件进行了仿真验证。

CIC滤波器的原理及FPGA实现

在数字下变频(DDC)中,C IC(级联积分梳状)滤波器起着重要的作用。它主要用于采样速率的抽取,同时具有低通滤波的作用。C IC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法器),因此占用资源少、实现简单且速度高。本文在分析C IC滤波器原理的基础上,用VHDL语言在FPGA上进行了仿真、综合,并成功的应用于DDC芯片的开发中。

基于Sigma-Delta调制技术的高精度数字磁通门磁强计仿真

设计了一种基于1 bit Sigma-Delta环路调制技术的高精度数字磁通门磁强计,建立了数字磁强计信号处理仿真模型,并利用Matlab的Simulink仿真工具开展了数字磁通门磁强计模型的仿真分析,对数字磁强计系统的噪声、线性度、响应速度和频率响应进行了仿真计算。利用本文1 bit Sigma-Delta环路调制技术的数字磁强计在量程超过±10^(5 )nT的情况下,系统在1 Hz处的噪声仅为4.66 pT·Hz^(-1/2),最大线性偏差为0.16 nT,动态响应速度达到2×10^(6) nT·s^(–1),频率响应带宽超过10 Hz。仿真结果表明,基于1 bit Sigma-Delta环路调制技术的数字磁通门磁强计可以有效降低对A/D转换器精度的要求,在保证性能的前提下大幅度降低了电路复杂程度,提高了系统的可靠性,在深空探测、空间磁场测量等领域具有广泛的应用前景。

有功电能计量IP核的设计

对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用VHDL作为设计语言,在QuartusⅡ软件下完成综合和仿真,并在Altera公司的FPGA芯片CycloneⅡEP2C35F484C8目标板上实现设计。

基于Simulink的软件无线电接收系统仿真

作为新概念、新技术的软件无线电技术具有在不同网络间实现无缝切换的能力.它减少了设备代价、提高了漫游能力、从而提供更优质服务.介绍了软件无线电的主要思想,描述了接收系统模型,利用Simulink构建了软件无线电接收系统的仿真模型,详细阐述了该系统中的CIC抽取滤波子系统的原理及仿真实现.

基于FPGA的多通道可编程DDC算法研究与实现

数字下变频(Digital Down Converter,DDC)是无线数字接收机中的一项核心技术。本文阐述了一种应用于超短波测向接收机中的可编程窄带DDC链路设计与实现方案,通道数为七通道,每个通道支持8路DDC。本算法设计了一条包含可编程DDS、可编程CIC以及多级滤波器的级联链路,完成了将AD采集后的信号转化为下变频后的原始IQ数据这一信道化过程。