CIC滤波器在调制器应用中的性能研究

为了补偿级联积分梳状(CIC)滤波器固有的通带衰减,提出在CIC滤波器之前插入脉冲成形滤波器(PSF)进行预补偿的新算法,该算法不增加硬件复杂度.以多速率正交调制器为例分析了补偿后CIC滤波器的性能,给出了滤波器系统的频率响应.仿真结果表明该补偿算法实用,有效.

移动电视直放站中CIC滤波器的性能改进方法

分析了级联积分梳状(CIC)滤波器的结构,证明其可以高效地胜任抽取滤波的任务。但CIC滤波器也有缺陷,如通带下垂严重,信号折叠带衰减不充分。旋转辛克修正法和凯塞汉明补偿法联合使用于CIC滤波器的改进技术中,有效地弥补了CIC滤波器的缺陷。以混叠噪声功率最小化为准则建立优化模型,供移动电视领域数字滤波器设计人员参考。

CIC滤波器的优化设计及FPGA实现

CIC滤波器是一种结构简单、规整,占用存储量小的滤波器,不需要乘法器,非常适用于高速采样和插值比很大的场合。本文介绍了一般CIC滤波器的结构,展示了组成CIC滤波器的2个基本单元,以及它们各自的数学本质与Z变换下的意义。介绍了内插器和抽取器这2种CIC滤波器各自的结构与性能,从数学上分析了其性能及其与FIR滤波器的关系,从频域上展示了其本质。并讨论其内部寄存器的最小位宽与溢出保护,最后介绍了抽取器与内插器分别在FPGA上的一般实现方法,并指出了一些提高实现性能的措施与建议。

基于CIC滤波器和madζ检测法的多频脉冲信号检测与估计

在多频脉冲信号检测与估计的算法中,通过采用三级CIC滤波器实现对多个频率脉冲信号的快速检测,采用传统的能量检测和madζ法联合检测的方法实现了信号频率等参数的准确估计。实验验证该算法满足在复杂背景噪声下可靠地检测多频水声脉冲信号,数据处理算法的有效性得到了验证。

CIC滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,在发射和接收过程中采用采样率变换技术,并引入CIC滤波器实现采样率转换,很好地满足了抗混叠效应的要求。采用常规方法和Hongenauer剪除理论的改进算法完成该滤波器的设计,结果表明:对于5级CIC滤波器,前者最高工作频率为160 MHz,占用228个逻辑单元;后者最高工作频率为193 MHz,占用225个逻辑单元。Quartus II时序仿真验证了两种方法的正确性,而后者更适用于高速多速率信号处理系统。

多速率采样中的CIC滤波器设计与分析

CIC滤波器是常用于多速率采样抽取或内插过程中的高效滤波器,具有结构简单,易于工程实现的特点。以提高采样速率为例,首先介绍了内插理论和CIC滤波器原理,重点给出了CIC滤波器设计方法,并分析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。

CIC滤波器改进及其FPGA实现

在分析多级CIC滤波器结构和特性的基础上,阐述了一种利用Hogenaue"r剪除"理论通过消除来自前级的一些较低有效位来提高CIC滤波器性能,并完成多级CIC滤波器的高效FPGA实现方法。通过QuartusⅡ时序仿真分析验证了该方法的正确性和可行性,能够满足现代移动通信系统要求,提高了系统运算效率。通过对内部寄存器的位宽进行改进,极大地节约了硬件资源,提高了系统运行速率。

基于FPGA的CIC滤波器的优化设计

针对在数字下变频系统中单独应用CIC滤波器实现抽取滤波时,因高阶CIC滤波器通带衰减过大的问题,在原有的CIC滤波器后级联一补偿滤波器以达到降低采样率,防止频率混叠的目的。仿真结果表明,改进后的CIC滤波器通带波纹数减少,通带衰减降幅明显。

一种基于CIC滤波器的有效锐化方法研究

介绍了对积分梳状滤波器（CIC滤波器）的有效锐化。所提出的锐化滤波器的结构由两个主要部分组成：一个梳状滤波器的级联部分和一个锐化滤波器部分。所提出的方案使得滤波器中锐化部分的工作速率比输入速率大为降低，其频谱响应特性比传统的也有所改进。通过MATLAB仿真，可看出改进锐化后的滤波器性能更优。

一种基于Σ-ΔADC的CIC滤波器设计

Σ-ΔADC是中频信号处理的重要模块。为了抑制Σ-ΔADC特有的带外噪声成型,文中给出了用CIC滤波器来匹配噪声抑制滤波器,并对采样后的数据再进行下采样,以降低噪声和后端硬件成本的设计方法。同时讨论了CIC的结构及其阶数与Σ-ΔADC阶数的关系,最后分析了其对信号处理的性能影响。

时变CIC滤波器的FPGA实现方法研究

首先介绍了时变CIC滤波器的原理,然后给出了降低硬件实现复杂性的等效变换方法,同时分析了该采样率转换器的转换精度及参数选取对滤波器性能的影响。最后,通过Quartus软件仿真和应用实例,验证了该方法的有效性。

一种类正余弦CIC滤波器

传统CIC滤波器由于其实现不需要乘法器和存储器,因此已在各种变采样率系统中得到了广泛的应用。但是传统CIC滤波器的通带失真较大,阻带衰减较小,而且其积分器工作在高采样率端,这很大程度限制了它在对性能要求较高的变采样率系统中的应用。而后来提出的各种CIC滤波器,如锐化CIC滤波器、ISOP-CIC滤波器和CIC-Cosine滤波器等,或者只改善通带特性,或者只改善阻带特性,或者积分器运行在高采样率端。本文在分析对比了传统的CIC滤波器、锐化CIC滤波器、ISOP-CIC滤波器和CIC-Cosine滤波器的频率特性的基础上,引入一种类余弦预滤波器和一种类正弦预滤波器,再加上多级级联的传统CIC滤波器,构成一种多级结构的类正余弦CIC滤波器。所引入的类正弦预滤波器和类余弦预滤波器分别用于减小CIC滤波器的通带失真和增大其阻带衰减。仿真结果表明,所提出的类正余弦CIC滤波器比传统的CIC滤波器、ISOP-CIC滤波器、CIC-Cosine滤波器都具有更小的通带失真和更大的阻带衰减。同时所引入的两级预滤波器工作在低采样率端,并且通过使用多相分解技术同样可使多级级联的CIC滤波器工作于低采样率端。

基于FPGA实现高插入CIC滤波器

为了产生调制信号的码元速率能在大范围内实时可变,采用插值滤波技术——多级积分梳状滤波器。在分析多级CIC滤波器的结构和特性的基础上,阐述了一种利用Hogenauer"剪除"理论实现多级CIC滤波器的高效FPGA实现方法,并通过XILINX的时序仿真分析验证了该方法的正确性和可行性,实际中可以推广应用。

基于FPGA的CIC滤波器的设计

CIC(cascade integrator comb,CIC)滤波器是一种结构简单、规整,占用存储量小的滤波器,不需要乘法器,因此占用资源少、实现简单且速度高,是高分解速率滤波器的一种非常有效的结构,在高速抽取或插值系统中是非常有效的单元。介绍了一般CIC滤波器的结构,展示了组成CIC滤波器的2个基本单元,通过其传递函数分析CIC滤波器的本质意义;讨论了应用Hogenaur"剪除"理论解决CIC输出端产生的非运行时间溢出问题以及CIC滤波器在FPGA上的实现方法。

基于GSM射频拉远系统的CIC滤波器的设计

首先分析了传统CIC滤波器的频谱特性,它的通带衰减和镜像混叠不能满足GSM射频拉远系统的要求.接着运用内插二阶多项式补偿技术改善了传统CIC滤波器的频率响应,它在提高通带性能的同时也减小了阻带衰减,因此补偿后的滤波器仍然存在问题.为此,笔者提出了一种在补偿滤波器前级联Cosine滤波器的改进方法,通过比较三者的幅频特性,这种改进方法不仅解决了通带滚降过大的问题,也加大了阻带的衰减,同时使过于平坦的过渡带得到了较好程度的锐化,基本满足了GSM射频拉远系统的要求.

CIC滤波器改进及其FPGA实现

在分析多级CIC滤波器结构和特性的基础上,阐述了一种利用Hogenauer"剪除"理论通过消除来自前级的一些较低有效位来提高CIC滤波器性能,并完成多级CIC滤波器的高效FPGA实现方法.通过QuartusⅡ时序仿真分析验证了该方法的正确性和可行性,能够满足现代移动通信系统要求,提高了系统运算效率.通过对内部寄存器的位宽进行改进,极大地节约了硬件资,提高了系统运行速率.

基于FPGA的DDC中CIC滤波器的设计

文中基于多速率数字信号处理原理,设计了用于数字下变频技术的CIC抽取滤波器。通过分析CIC滤波器的原理及性能参数,利用MATLAB设计了符合系统要求的CIC滤波器,并通过FPGA实现了CIC滤波器的设计。

基于FPGA的CIC滤波器优化设计与实现

介绍了CIC滤波器的基本原理,分析了多级CIC滤波器参数的设置方法,提出了对CIC滤波器进行通带补偿的必要性。另外,讨论了CIC滤波器的溢出、截取和位扩展等问题;应用了CSD算法,从而实现了无乘法运算的FIR补偿滤波器,节省了FPGA资源。最后,实现了多级抽取因子可变CIC滤波器及其补偿滤波器,并通过Quar-tusⅡ软件仿真和应用实例,验证了补偿的有效性。

基于FPGA的多级CIC滤波器的设计与实现

积分梳状(CIC)滤波器是一种高效的滤波器,广泛应用于无线通信技术的数字下变频和上变频端.但传统结构的级联CIC滤波器每个寄存器的位宽是固定的,在处理低频信号会造成高频的运算带宽过大,浪费计算机硬件资源的不足.利用Hogenauer"剪除"理论对每一级的输出位宽进行截短,提高CIC滤波器的性能,通过级联多个单级CIC滤波器优化其结构,构建了多级CIC滤波器;同时利用FPGA技术的重构性强、扩展性好、硬件资源占有少、成本低、可靠性高的特点,采用Verilog HDL语言设计实现了各个模块,最终基于FPGA设计完成的多级CIC滤波器模型,不仅节约了硬件资源,还使CIC滤波器每个寄存器的位宽可变.通过Modelsim对模型进行仿真并下载到以Altera DE2的EP2C35F672C6为目标芯片验证,达到了设计要求.

低功耗可配置CIC滤波器设计

针对超大规模集成电路的发展以及无线射频芯片中带宽可变的需求,提出一种低功耗可配置级联积分梳状(Cascade Integral Comb, CIC)滤波器结构。该结构采用半字节串行算法优化ASIC电路内部位宽,借助多路复用技术减少运算逻辑和存储逻辑单元,并在增益校正部分采用正则有符号数(Canonic Signed Digit, CSD)编码乘法代替全位宽二进制补码乘法,从而实现低功耗目的。信道带宽配置模块选取CIC滤波器采样因子,实现带宽可变功能。通过MATLAB Simulink搭建抽取滤波器模型以验证算法可行性,并采用verilog HDL完成代码设计,仿真结果表明该滤波器可实现2~16倍下采样。基于65 nm COMS标准单元工艺库进行DC综合和ASIC版图设计,与传统CIC滤波器比较,数字电路在功耗方面具有显著优势。