面向CMOS图像传感器应用的列级模数转换器研究进展

随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦合器件(CCD)图像传感器。模数转换器(ADC)作为模拟信号和数字信号的转换端口,是CMOS图像传感器中的重要组成部分,其性能的优劣直接决定了CMOS图像传感器的成像质量。对应用于CMOS图像传感器的模数转换器进行了综述,分析了几种主流架构的优缺点,阐述了面临的挑战以及解决方案,最后对未来的发展前景进行了展望。

基于FPGA和CIS的纸币图像采集及5/3提升小波图像处理方法

文章介绍了一种基于FPGA和CIS传感器的纸币图像采集系统及其对应的提升小波处理方法。系统利用FPGA实现CIS图像传感器和高速A/D转换器所需的各种驱动信号,完成实时图像采集;同时以FP-GA为核心,在硬件平台上实现5/3提升小波算法,并在Xilinx开发软件环境下进行仿真。实验结果表明通过合理有效的硬件设计和Verilog语言描述,小波算法易于硬件实现,耗费硬件资源少,代码易于修改和移植;同时实现图像信息的滤波和压缩,达到图像预处理的目的。

基于相关双采样的接触式图像传感器的噪声抑制

介绍了接触式图像传感器CIS的简要原理和CIS中存在的噪声类型,阐述了用相关双采样来消除这些噪声的机理,分析了CIS要求的驱动信号CP、SP和采样保持信号SH1、SH2之间的时序关系,并用复杂可编程逻辑器件(CPLD)来产生这几个信号。分析了相关双采样电路的工作原理,在此基础上进行了实验。实验表明,用相关双采样抑制CIS中的噪声,能够得到较为满意的结果。

用二次触发法改进接触式传感器线阵相机的曝光性能

针对外触发接触式图像传感器(CIS)线阵相机的扫描图像灰度值受外触发信号频率变化影响的问题,提出了一种新的曝光控制方法——二次触发法。首先,分析了外触发信号频率变化对图像灰度值影响的原因。然后,介绍了二次触发法:该方法将一个外触发信号转变为两次触发信号,第一次触发信号用于控制曝光,第二次触发信号用于控制CIS输出数据。最后,从理论上说明了该方法可以提升图像质量。将该方法成功应用于1.6m长线阵零畸变CIS相机,实验结果表明:在不同的触发频率下,扫描图像的灰度值波动范围减小了75%,消除了图像上的横条纹。在智能视觉十字绣数码喷印机的应用上,绣布上1mm×1mm的孔成像清晰、灰度值均匀。提出的方法有效地解决了外触发信号频率影响图像质量的问题,成功地提高了图像的质量。

基于DSP的CIS信号采集与处理技术

CIS(接触式图像传感器 )是一种新型图像传感器。介绍了CIS的主要结构、特点和工作原理 ,提出了一种基于DSP的CIS信号采集与处理方案。与传统的图像采集系统相比 ,该系统由于采用CIS作为图像传感器 ,DSP作为控制和运算核心 ,因而具有电路简单 ,控制方便的特点。最后 ,给出了该系统在实际应用中的工作波形。

无暗电平信息的高速CIS的视频采样设计

传统光电传感器CIS(Contact Image Sensor)和CCD(Charge Coupled Device)具有统一的视频输出信号格式,此信号格式可以采用相关双采样的方式进行模数转换以消除低频噪声,从而获取清晰的数字图像。新近推出的高速CIS,为了提高像素输出速度,在像素信息中去掉了暗参考电平的信息,不能直接使用通用视频AD芯片对其进行处理。针对这款新型的高速CIS进行电路设计,调整了CIS的输出信号,依然使用通用视频AD进行模数处理;同时,根据相应的信号调整完成软件一致性校准的设计,最终获取满意的数字图像。

一种新型彩色图像读取传感器芯片

介绍一种基于CMOS技术的新型彩色图像读取传感器芯片及其内部工作机理。在读取彩色图像信息时,该芯片可以改善因为R,G,B各色读取领域的不同而导致的颜色再现性差问题,并且具有读取速度快的特点。可以读取黑白图像信息,黑白图像信息的读取密度是彩色图像信息的读取密度的2倍,黑白图像信息的读取速度是普通读取黑白图像信息芯片的2倍。

基于CPLD的CIS积分时间软调节

传统图像传感器修改积分时间的过程比较麻烦,为了能实现积分时间的在线调节,设计一种能通过SPI口在线实时改变积分时间的图像传感器系统。该系统是在1片可编程逻辑器件CPLD里集成图像传感器的驱动电路和积分时间调节电路,单片微机通过SPI同步串口和CPLD交换数据。仿真结果表明该系统可以实现在线修改积分时间。

一种基于CIS的诊断试剂盒成像系统的设计与实现

试剂盒在医疗诊断中广泛使用,现给出一种基于CIS接触式图像传感器的试剂盒成像检测系统,图像传感器获取的图像数据信息通过USB传输到计算机显示。该系统结构简单,制作成本低,获取的图像清晰完整。

CIS生产工艺对暗电流(Dark Current)性能的影响

研究工艺对CIS图像传感器(CMOS image sensor)的影响。通过隔离注入的优化、沉积薄膜膜质的优化、干法刻蚀工艺的优化及热制程的优化可减少硅氧界面载流子与声子群的散射,可大大减少Si-SiO2界面附近陷阱,从而降低CIS传感器的暗电流(Dark Current,DC)。实验数据表明,暗电流可改善30%~82.5%,可适用于不同像素尺寸(0.7~18μm)的CIS产品。

55纳米CMOS图像传感器栅极多晶硅工艺研究

随着市场对于摄像设备的更多和更高性能的需求,基于互补金属氧化物晶体管的图像传感器CIS(CMOS image sensor)由于其优异的性能正逐步取代原有的电荷耦合器件(CCD)。华力55CIS平台将55LP(55纳米低功耗)工艺的逻辑区和客户的像素区结合起来,通过引入ONO(氧化硅/氮化硅/氧化硅)的硬掩模工艺,实现对像素区对高能量注入的阻挡和优化的多晶硅形貌。在后续的工艺中,多晶硅的再氧化,逻辑区输入/输出(IO)器件轻掺杂漏注入和硬掩膜的去除顺序会引起对核心器件区域,输入/输出器件(IO33)区域和像素区的硅表面的损伤,需要找出优化的工艺方案来确保器件性能和可靠性。本文通过对多晶硅的再氧化,逻辑区IO器件轻掺杂漏注入和硬掩膜的去除顺序的研究,找出了优化的工艺顺序,并对器件性能,可靠性进行评估。

基于图像处理方法的纸币清分系统的研究与实现

纸币自动清分可以有效提高银行的工作效率,基于图像处理技术的纸币自动清分系统的识别准确率对于纸币自动清分系统非常关键.基于机器视觉知识与模式识别的理论,并结合纸质人民币的图像特点,提出了纸质人民币序列号图像识别处理算法、"奖惩"机制下的线性传感算法和序列号区域特征提取方法.对纸币图像进行倾斜校正、局部特点提取、灰度增强和图像分块等处理后,将上述方法运用于采用CIS传感器的纸币图像处理系统中.实验证明,该方法具有较高的识别准确率,取得了理想的纸币自动清分效果.

基于自适应曝光的CMOS图像传感器的设计与实现

从硬件结构、曝光策略和模拟结果入手，在传统滚筒式曝光基础上，通过对用户设定区域像素饱和值的统计和曝光时间选择算法，提出了一种CMOS图像传感器大动态范围自适应曝光的设计。曝光时间可从1ps至65ms，探测光强范围达到10^1～10^6lux，设计将充分发挥现有像素性能，实现快速实时的自适应曝光需求。

一种实时CIS暗电流校正方法及系统实现

为了减弱暗电流对互补型金属氧化物半导体(CMOS)图像传感器(简称CIS)图像质量的影响,本文基于图像处理的方式提出了一种实时校正CMOS图像传感器暗电流的方法,并在一个最高帧频(50f/s)的4晶体管像素结构CMOS图像传感器内集成了该方法的电路。测试结果表明,该方法获得了准确的暗电平,并且实时消除了75%以上暗电流引入的固定模式噪声(FPN,fixed pat-tern noise),大大改善了图像质量。

一种接触式图像传感器非均匀性实时校正方法

提出了一种接触式图像传感器(CIS)非均匀性的校正方法,能够快速高效地对CIS图像的非均匀性进行校正,消除其不一致性,提高了图像质量。该方法采用改进的分区两点法进行校正,分为标定和校正2个过程。标定过程获取CIS中各个光敏单元的校正系数和灰度偏移量,校正过程利用标定值对CIS的输出进行校正和补偿,最终得到均匀的CIS图像。校正过程利用现场可编程门阵列(FPGA)实现,在图像传输的过程中同时进行,每次采集的校正延时不到0.5μs,具有极强的实时性。

基于双积分模拟重构大动态范围CIS系统研究

提出一种采用列共用模拟重构电路和双积分三采样工作时序的CMOS图像传感器(CIS)系统架构,可实现光电响应曲线压缩和像素固定模式噪声(FPN)消除,提高传感器动态范围到83dB,使成像质量提高。该结构具有与单采样相同的像素阵列,仅增加很小的处理电路。改进的工作时序优化了长积分、短积分和信号处理的时序分配。系统控制由FPGA实现。功能和数模混合仿真验证表明,方案是可行的。

CMOS图像传感器中数字噪声抑制技术研究

设计了一种可以降低CMOS图像传感器(CIS)中数字噪声对模拟信号影响的时序。在时序控制电路中加入了门控时钟,使数字电路各模块可分时工作,在模拟电路采样阶段保持静止以抑制噪声。理论分析和测试结果表明,采样阶段噪声减小70%,其他时间噪声减小20%。

CIS片上系统中伽玛校正的低功耗设计

为了实现CMOS图像传感器(CIS)片上系统(SoC)中伽玛(γ)校正的低功耗设计,同时又保证校正的精度,提出一种查找表和直线拟合相结合的γ校正技术。算法对灰度值较低的像素使用直接查找表方法校正,对于γ曲线上升缓慢部分的像素采用分段直线拟合的方法。在直线分段时,使用外层分段与内层分段相结合的方法,达到了分段优化的目的。算法保证了图像校正精度,与使用完全查找表法相比,误差在0.5 pixel之内。基于该方法设计了一个8 bit输入/8 bit输出的VLSI模块,通过FPGA对模块进行了验证,模块占用723个LE和195个LC寄存器,比完全查找表法减少了硬件资源耗费,实现了低功耗设计。系统最大工作频率可达148 MHz,完全满足实时处理的需求。

一种卧式纸币清分机

现有立式纸币清分机由于高度和体积受到限制,不能拥有多个出钞口,极大地影响了纸币情分的效率。因此,设计了一种卧式纸币清分机。这种卧式纸币清分机机构简单,易于维护,并拥有多个出钞口,可一次性将混杂在一起的不同面额纸币挑选出来。

卧式二口纸币清分机的研制与开发

现有二口纸币清分机,通常设计成立式。为了解决立式二口纸币清分机在发生卡钞时便于处理,又不得不将其设计成可开合的多体结构,致使其体积大、结构复杂、可靠性差。为此研制开发了卧式二口纸币清分机。它具有结构简单、适合于清点流通量大的各类纸币的优点。配以C8051F120为核心的软硬件来实现高速条件下对纸币的检伪和清分。