基于门节点分级选择的CMOL电路单元快速容错映射

针对存在缺陷CMOL电路的单元容错映射问题,提出了一种分级选择电路门节点的容错映射方法.首先通过拓扑排序求出电路门的逻辑级;然后采用级间隔的方式进行选择,并对有缺陷连接的门节点进行惩罚,提高其被选择配置的概率.实验结果表明,与已有算法相比,该方法平均选择配置的门节点总数明显减少,在纳米二极管常开缺陷密度为40%、牺牲0.18%线长的情况下,CPU平均运行时间减少了30.68%.

动态分层及其在CMOL电路缺陷容忍映射优化中的应用

由于CMOS/纳米混合电路(CMOL)中存在高缺陷率,缺陷容忍映射成为解决CMOL电路实用化的必需方法.针对传统的整体缺陷容忍方法中存在的耗时、难以求解大电路等问题,提出基于动态分层的缺陷容忍映射优化方法.首先对电路的缺陷进行了分类,然后以缺陷数递减的方式对CMOL电路进行动态分层,最后采用修改的禁忌算法在分层后的CMOL电路中验证所提出方法的性能.ISCAS测试电路的实验结果表明,与已有方法相比,文中方法在线长和映射速度方面有较明显优势.

面向缺陷集簇分布的CMOL电路容错映射算法

为提高CMOS/纳米线/分子混合电路的成品率,提出一种基于分段蛇形编码的容错映射算法。根据纳米阵列缺陷分布的集簇性特点,给出缺陷整体分类方法。在阵列连通域的约束条件下对电路进行分段蛇形编码以避开缺陷单元,提高电路映射边的成功率,获得优化的初始映射解。依据目标函数设定违反约束映射边的惩罚系数,并采用自适应遗传算法对解空间进行搜索,实现电路的容错映射。ISCAS89标准电路的测试结果表明,与现有容错映射算法相比,该算法在运行时间、电路规模和映射成功率方面均具有较高的性能优势。

基于可满足性模理论的CMOL电路单元映射

针对纳米CMOS混合电路(CMOL)单元映射时,传统的精确算法存在编码变量多、文件存储大导致的求解规模受限问题,提出了一种基于可满足性模理论(SMT)的CMOL电路单元映射方法,该方法通过整型编码减小文件存储大小,通过渐进式求解算法兼顾求解规模和速度.实验结果表明,与传统的精确算法相比,本文提出的方法可大幅减少中间处理文件的大小,并以较小的求解速度为代价提高了处理大规模电路的能力.

面向功耗优化的CMOL电路容错映射

针对CMOS/纳米线/分子混合(CMOL)电路的缺陷导致电路功耗增加这一问题,提出基于单元限用的容错映射方法.首先建立缺陷对的功耗模型,分析常连缺陷对的映射模式对功耗的影响;然后通过高功耗单元的限用与功耗约束的设置,以减少高成本映射模式带来的功耗开销;最后采用改进的遗传算法完成电路容错映射. ISCAS标准测试电路的实验结果表明,所提方法在成功容错映射的基础上,有效地减少了电路的功耗与面积,同时对求解速度也有较好的优化.

针对纳米器件缺陷的CMOL电路单元容错映射

针对CMOL电路中的纳米二极管常闭缺陷的容错映射问题,提出了一种启发式容错映射算法。首先分析纳米二极管常闭缺陷对电路单元映射的影响,以电路中错误的连接数为成本值,采用评价、选择和配置循环迭代,直到容错映射成功。与已有的可满足性方法相比,在一个较合理的时间内可以求解更大规模的电路。