低电压CMOS模拟集成运算放大器输入级的研究

对于低电压 CMOS模拟集成运算放大器输入级所面临的问题 ,我们提出了三种解决的方法 ,其中包括输出为Rail-to-Rail的差分输入放大电路 ,差分输入的互导为恒定值的差分输入电路 (假设 KN=KP)和差分输入的互导为常数的差分输入电路 ( KN≠ KP)。分别对三种方法进行了详细的分析和讨论 ,最后 ,提出了低电压

低电压CMOS模拟集成运算放大器输入级的研究

介绍低电压CMOS模拟集成运算放大器输入级所面临的问题以及解决的方法。

基于单差分对输入级的新型轨到轨运算放大器设计

本文基于CMOS工艺设计了一种新型的轨到轨集成运算放大器。对比分析传统轨到轨输入级设计的优劣,该运放选择采用单差分对输入级结构,使用耗尽型NMOS管作为输入对管,利用耗尽型NMOS管的体效应以及对输入级电路结构的优化,实现轨到轨输入,以AB类输出级结构实现轨到轨输出。经过Cadence仿真验证,工作在5 V单电源供电下,共模输入电压范围可以实现满轨0~5 V,增益高达141.1 dB,带宽1.7 MHz,相位裕度55.4°,具有较低的输入失调电压264μV、输入偏置电流9 pA。整体电路实现了近乎满轨的轨到轨的输出电压摆幅,达到轨到轨运算放大器的设计要求。

低压下高共模输入范围恒定增益的CMOS输入级的研究

本文报道了工作在低压下 ,用于 CMOS运放的输入级 .它具有高的共模输入范围 ,以及在共模输入范围内基本恒定的放大倍数 .为了达到高共模输入范围 ,我们采用了 N/P互补差分对 .为了获得共模范围内基本恒定的放大倍数 ,我们采用了开关管和电流镜 ,对在共模范围两端只有一对差分对工作的情况下的电流进行四倍的电流补偿 .PSPICE模拟结果表明 ,当电源电压为± 2 V时 ,该输入级的共模输入范围为 -2 V～ +2 V.

低电压CMOS运算放大器输入级的研究

产品的小型化需要低电压、低功耗的集成电路,CMOS技术可以将模拟和数字集成在一起,数字电路易满足要求,但模拟电路会产生许多问题。本文介绍低电压CMOS模拟集成运算放大器输入级所面临的问题以及解决的方法。

一种低失调CMOS轨到轨运算放大器研究

基于CMOS工艺设计了一款轨到轨运算放大器,整体电路包括偏置电路、输入级、输出级以及ESD保护电路。电路中的输入级使用了一种全新的架构,通过一对耗尽型NMOS管作为输入管,实现轨到轨输入,同时在输入级采用了共源共栅结构,能够提供较高的共模输入范围和增益;在输出级,为了得到满摆幅输出而采用了AB类输出级;同时ESD保护电路采用传统的GGMOS电路,耐压大于2 kV。经过仿真后可知,电路的输入偏置电流为150 fA,在负载为100 kΩ的情况下,输出最高和最低电压可达距电源轨和地轨的20 mV范围内,当电源电压为5 V时能获得80 dB的CMRR和120 dB的增益,相位裕度约为50°,单位增益带宽约为1.5 MHz。

一种亚阈区工作的轨至轨输入CMOS运放设计

基于0.34 CMOS工艺,设计了一个Rail-to-Rail输入,静态电流小于3,工作在亚阈区的极低功耗运算放大器。采用一个电流开关和一个电流镜,并结合工作在亚阈区的互补输入差分对,保证了输入级的恒定跨导。在求和电路部分采用对称求和以及浮动电梡源技术。极大的提高电路电压增益和频率极点的稳定性。同时讨论了一种设计亚阈区工作电路所采取的方法。Hspice仿真结果表明,该运放在全摆幅输入范围内,能保证输入级跨导的变化在-2％～-4％之间。

新型CMOS电流比较器的设计

本文提出了新型CMOS电流比较器的设计思想 ,并设计出了一个非常新颖的CMOS电流比较器 .由于采用了全新的设计方法 ,这种比较器具有比传统比较器更快的响应时间 ,更高的精度 ,以及更加简化的电路形式 .

低压高驱动能力的CMOS电流反馈运算放大器

基于0.18μm CMOS工艺,设计了一种具有低电压高驱动能力的电流反馈运算放大器。电路工作在1.8 V电源电压下,Spectre仿真的功耗为316μW,转换速率为112 V/μs,电流驱动能力达±1.5 mA。输入采用轨对轨结构,以提高输入电压摆幅;输出采用互补输出结构,使输出工作在甲乙类状态,以降低电路功耗。

0.35μm CMOS 2.5Gb/s宽动态范围前置放大器设计

采用Chart ered0.35μm CMOS工艺设计了一种适用于光纤传输系统STM-16(2.5Gb/s)速率级的低功耗、宽动态范围的前置放大器。该前置放大器采用RGC(Regul at ed Cascode)结构作为输入级,同时引入消直流电路来提高光电流的过载能力。仿真结果表明,前置放大器的跨阻增益为57.0dBΩ,-3dB带宽为2.003GHz;当误码率BER为10-12时,输入灵敏度为-23.0dBm,过载光电流达到800μA。3.3V单电源供电时,功耗仅为59.43mW。芯片面积为465μm×435μm。

一种高增益低功耗的CMOS低噪声放大器

设计了一种新型的全集成的电流复用两级共源低噪声放大器,采用新型输入匹配和一个级联的级间谐振电感实现了低功耗高增益。为了降低芯片面积,两个LC并联网络代替了传统的大电感。这种新型的电流复用结构更有利于输入匹配,降低噪声和功耗。采用SMIC0.18μm RF CMOS工艺制作了一个频率为2.4GHz,噪声系数1.7dB,S11为-30dB,S22为-36dB,功率增益为23dB,反向隔离度小于-35dB,在1.8V的供电电压下仅消耗2mA。

一种新型超宽共模输入范围放大器设计

在分析传统CMOS宽共模输入级结构基础上,设计了一种新型CMOS电路结构实现超宽共模输入范围(ICMR)的运算放大器。此设计通过提取输入共模电平与参考共模电平比较放大,反馈到输入信号端,使信号在放大前共模电平趋近参考共模电平,可扩大输入共模电平范围,并有利于OP core性能保持稳定。电路采用TSMC 0.13μm CMOS工艺进行设计,利用Cadence仿真,结果表明:在3.3 V电源电压下,输入共模范围为-1.5 V～4.8 V,开环增益为74 dB,单位增益带宽为11.4MHz,相位裕度为74°。