CMOS反相器的电磁干扰频率效应

利用自主开发的2维半导体器件-电路联合仿真器,研究了CMOS反相器在1 MHz^20 GHz电磁干扰作用下的响应。仿真结果表明:低频电磁干扰通过控制CMOS反相器中MOS管的导通、截止影响CMOS反相器的正常工作;高频电磁干扰通过MOS管中的本征电容耦合到输出端,干扰CMOS反相器的工作状态;CMOS反相器对于电磁干扰的敏感度随着干扰频率上升而不断降低。

CMOS反相器内部瞬态闩锁效应的脉冲宽度效应理论模型

从基本半导体物理出发,通过求解载流子连续性方程,建立了能够定量描述引起CMOS反相器内部瞬态闩锁效应的微波脉冲功率阈值与脉冲宽度关系的解析理论模型。通过与仿真结果以及文献中实验数据的对比,验证了该理论模型的正确性。该理论模型表明,引起CMOS反相器内部瞬态闩锁效应的微波脉冲功率阈值首先随着脉冲宽度增加逐渐降低,但是存在一个明显拐点区域,当脉冲宽度超过该区域之后,引起闩锁效应的功率阈值变化不甚明显。

深亚微米CMOS反相器的单粒子瞬态效应研究

针对小尺寸CMOS反相器的单粒子瞬态效应,分别采用单粒子效应仿真和脉冲激光模拟试验两种方式进行研究。选取一种CMOS双反相器作为研究对象,确定器件的关键尺寸,并进行二维建模,完成器件的单粒子瞬态效应仿真,得到单粒子瞬态效应的阈值范围。同时,开展脉冲激光模拟单粒子瞬态效应试验,定位该器件单粒子瞬态效应的敏感区域,捕捉不同辐照能量下器件产生的单粒子瞬态脉冲,确定单粒子瞬态效应的阈值范围,并与仿真结果进行对比分析。

基于CMOS反相器的VGA信号多路分配电路设计

针对VGA分配器因电路复杂、基色信号放大不平衡、信号波反射等引起的图像偏色、拖尾、重影等缺陷,在分析了CMOS反相器的电压传输特性曲线的基础上,设计了一种VGA信号多路分配电路。该电路采用CMOS反相器作为模拟小信号放大电路,由74HCU04AP集成电路构成R、G、B三基色放大电路通道,由射极跟随电路驱动信号输出,能提供4路以上独立的75Ω负载输出,实现一路VGA信号输入、多路VGA信号输出的功能。实际应用表明,该电路结构简单、成本低廉、可靠性高。

PSpice9.2在TTL和CMOS反相器中的应用

应用PSpice9.2仿真软件对TTL和CMOS反相器的逻辑特性和电气特性进行了分析,结果表明,PSpice9.2可用于TTL和CMOS反相器的分析和设计,并可加深对TTL和CMOS逻辑门电路工作原理的理解.

CMOS反相器电压传输特性的分析和仿真

利用CMOS模拟电路理论,详细分析了CMOS反相器的大信号传输特性和小信号传输特性,并且给出了相应的M atLab和Psp ice仿真结果.

CMOS反相器电压传输特性的三维建模及教学方法研究

针对"数字集成电路设计原理"课程中CMOS反向器电压传输特性曲线难以被学生理解的教学难题,利用MATLAB进行建模,并通过三维图形,形象的展示了CMOS反向器的IV特性曲线和VTC曲线的内在联系和形成机制,提高了教学效果。

CMOS反相器在低电压低功率模拟系统中的应用研究

研究了ＣＭＯＳ反相器在低电压低功率模拟系统中的应用，基于对传统ＣＭＯＳ反相器电路的分析，提出了新颖的一阶低通、高通和全通ＣＭＯＳ滤波器，它具有工作电压低（±１Ｖ）、功耗极低、动态范围宽、元件数少（仅２个ＭＯＳ管）等特点，同时提出了由ＣＭＯＳ反相器构成的能工作在±１Ｖ电源下阈值电压可调的神经元器件，文中所有的电路均经ＰＳＰＩＣＥ软件验证．

CMOS反相器的低频噪声模型分析

本文结合负载电流以及输出电压的特性,提出了一种针对CMOS反相器的低频噪声模型,同时结合相应的试验,对模型的准确性进行了验证。

基于Cadence的CMOS反相器的特性分析与仿真

CMOS电路中同时采用NMOS管和PMOS管,电路结构简单且规则,静态功耗非常小,在集成电路中用的较多。CMOS反相器是静态CMOS逻辑电路的基本单元之一,为了分析其直流特性和瞬态特性,用Cadence软件设计了一种CMOS反相器。由CMOS反相器的上升时间和下降时间表达式得到瞬态特性的影响因素,通过软件仿真加以验证。

基于CMOS反相器的模拟电路研究

电源电压随CMOS工艺节点微缩而降低,使模拟电路设计面临严峻挑战。CMOS反相器因其结构简单,在给定电流下可获得相对高的线性跨导,适合于作为低压高能效模拟电路的构造单元。文章分析了低压高能效模拟单元电路,包括运算跨导放大器、高增益离散积分器、gm-C滤波器等,展望了基于CMOS反相器的低压高能效模拟电路,如TIQ比较器、Δ-Σ调制器、环形振荡器与环形放大器、光链中的跨阻放大器与VCSEL驱动器、射频电路中的乘法器、合成器、有源电感等未来的应用前景。

简析0.18μm CMOS反相器的主要工艺流程

虽然集成电路制造工艺在快速发展,但始终都是以几种主要的制造工艺为基础。文章介绍了0.18μm CMOS反相器的主要工艺流程,并对集成电路的主要制造工艺作了简要分析。

CMOS反相器的快上升沿强电磁脉冲损伤特性

随着电磁环境的日益复杂,保证集成电路(IC)的可靠性成为一个巨大的挑战。在此基础上,通过对CMOS反相器的仿真和实验研究,研究了快上升沿电磁脉冲(EMP)引起的陷阱辅助隧穿(TAT)效应。对此进行了详细的机理分析用于解释其物理损伤过程。EMP感应电场在氧化层中产生陷阱和泄漏电流,从而导致器件的输出退化和热失效。建立了退化和失效的理论模型,以描述输出退化及热积累对EMP特征的依赖性。温度分布函数由半导体中的热传导方程导出。基于TLP测试系统进行的相应实验证实了出现的性能退化,与机理分析一致。Sentaurus TCAD的仿真结果表明,EMP引起的损坏是由栅极氧化层中发生的TAT电流路径引起的,这也是器件的易烧坏位置。此外,还讨论了器件失效与脉冲上升沿的关系。本文的机理分析有助于加强其他半导体器件的EMP可靠性研究,可以对CMOS数字集成电路的EMP加固提出建议。

CMOS反相器高功率微波扰乱效应分析

通过对CMOS数字电路器件及RF脉冲扰乱效应的模拟分析,比较了注入不同频率与功率的RF扰乱脉冲时对CMOS反相器输出逻辑电平扰乱甚至翻转的效应过程。

CMOS反相器和与非门作放大应用时的差别

本文从集成电路内部结构,实验测试分析比较了CMOS反相器和CMOS与非门作为放大应用时两者之间特点与差别.测试数据、电压传输特性和注意事项供应用时参考.

基于cmos反相器的可精确计算延时电路

CMOS反相器的阈值电压为供电电压的一半,但有-15%～+15%合计30%的运行误差,CMOS反相器之间阈值电压的个体差异,使工程师设计传统RC延时电路时,如果以U_C=0. 5V_(CC)作为阈值电压设计延时、该电路实际运行所获得的延时与设计初衷之间的误差很大,设计参数不能拿来引用。设计一种可以精确计算的延时电路,电路仍以U_C=0. 5V_(CC)作为阈值电压设计延时,这个延时电路采用了两个R_C延时网络和两个反相器串联,每个R_C网络产生相同的延时,两个CMOS反相器无论以哪一种有误差的阈值电压运行、最后获得的实际延时都与设计初衷相差无几,参数可以直接拿来引用。

基于CMOS反相器的脉冲窗口比较器

传统利用两个单限比较器实现窗口比较器的方案电路结构较复杂,且同时只能输出一个极性的脉冲,设计一种新颖的基于CMOS反相器的脉冲窗口比较器,窗口比较器只用了三个CMOS反相器、二个电阻、二个预置电位器和一个开关二极管,根据CMOS反相器的阈值电压通常大致为高阈值≥0.7Vcc,低阈值≤0.2Vcc、即输入低电平的上限0.2Vcc,输入高电平的下限0.7Vcc的特性,利用反相器N1的输出能否反转,从而使反相器N2、N3的输出反转,从而实现“脉冲窗口”。

基于TMD材料的CMOS反相器电路研究现状

对目前基于过渡金属硫族化合物(TMD)材料(MoS_(2)、WSe_(2)等)的互补金属氧化物半导体(CMOS)反相器电路相关研究进行了综述。总结了TMD材料的物理性质、制备方法和基于TMD的场效应晶体管器件的研究进展。对基于TMD的集成电路技术研究进行了介绍与分析。分别在结构设计、集成工艺、性能优化及电路集成等方面对基于TMD材料的CMOS反相器电路进行了总结与分析。介绍了两种集成结构及对应的工艺流程,详细分析了CMOS反相器电路性能优化的方法。最后指出了目前的关键挑战及未来的发展趋势。

高温泄漏电流对反相器直流传输特性的影响

在本征CMOS反相器直流传输特性和所提出的离子注入浅结近似理论基础上,研究了N+衬底外延P阱CMOS反相器的源-漏结泄漏电流失配对其高温直流传输特性的影响,提出采用双阱或N阱工艺使PMOSFET的衬底浓度高于NMOSFET的衬底浓度,并适当减小PMOSFET漏区宽度的方法,可以减弱源-漏结泄漏电流失配的影响。

CMOS数控振荡器设计

设计并讨论了一种新颖的完全基于CMOS静态逻辑反相器设计的数字控制振荡器DCO结构(Digitally-Controlled Oscillator),这种数字控制振荡器采用全数字电路构成,较之LC振荡器更加易于设计和制造,适合于高频高性能数字锁相环的应用。电路结构的仿真采用Spectre仿真器,基于STMicroelectronics CMOS 90nm工艺,在1.2V电源电压下实现了1GHz～6GHz的数控振荡频率变化范围,功耗为0.1mW～3mW,10MHz的频率偏移处的相位噪音约为-114dBc/Hz。