基于计数器/定时器的步进电机可编程控制接口电路设计

在数控系统中通常要求把插补运算结果转化为数字脉冲给步进电机。文中介绍了计数器 /定时器 82 5 4,给出采用82 5 4实现步进电机运行速度、步数及方向控制的接口电路设计方法。

可编程定时器CD4541B及其应用

CD4541B是一款CMOS可编程定时器，其工作电压范围宽，静态功耗低，将其功能引脚按需要置于不同的高低电位后，可对其内部计数值、输出状态、复位方式等实现不同的工作状态设定。通过对可编程定时器延时单元的设计制作和测试分析，验证了设计电路的实际效果，并给出试验电路的误差分析和改进措施。

基于FPGA的可编程定时器/计数器8253的设计与实现

本文介绍了可编程定时器/计数器8253的基本功能,以及一种用VHDL语言设计可编程定时器/计数器8253的方法,详述了其原理和设计思想,并利用Altera公司的FPGA器件ACEX1K予以实现。

皮秒级精度可编程数模混合CMOS方波延时器

提出了一种基于数模混合CMOS电路的能实现皮秒级精度、线性化、延时时间、精度和范围可编程、能复制输入波形的小体积、低功耗、低成本及可单芯片化的方波延时器.分析了回路的工作原理,并利用Tanner EDA工具进行建模和仿真.结果表明采用0.6μm数模混合CMOS工艺,通过8位延时控制和2位范围选择信号,可实现最高约20ps/LSB的延时分辨率和最大约28ns的延时范围.

基于可编程逻辑器件的定时器设计

介绍了用 EDA技术实现的 99分钟内定时。本系统基于 VHDL语言 。

低功耗可编程定时器集成电路的设计

介绍了一种低功耗、高精度、高稳定性可编程定时器专用集成电路的设计，对其中的稳定性电路、低功耗问题进行了研究和分析。该电路的静态工作电流为７．８微安。

可编程控制器中定时器精度分析

讨论可编程控制器（ＰＬＣ）中定时器的误差，提出减少误差的方法． 通过理论分析和实验证实，定时器的误差有两种：第１ 种是由于定时器动作条件造成的，可能的最大值为１ 个扫描周期，这种误差是不可避免的；第２ 种误差是由于指令执行先后造成的，可能的最大值为２ 个扫描周期，这种误差可以通过合理安排指令的次序而尽量减少． 当定时器时间设定值很小时，相对误差可能很大，控制精度将明显下降．

可编程控制器（定时器／计数器）参数快速设定装置

为了降低ＰＬＣ产品的成本，加快其在国内的推广使用，提出了用一特定装置取代编程器来修改、设定ＰＬＣ内部（Ｔ／Ｃ）参数，该装置乃一自行设计的单片机系统，能够单独设定或修改（Ｔ／Ｃ）参数，并存入系统中的Ｅ２ＰＲＯＭ，需要时可将参数经ＰＬＣ外部输入点置入其内部相应的定时器与计数器中。在不依赖于编程器的情况下，数秒时间便可将ＰＬＣ内全部定时器与计数器参数更新。

用Altera FLEX 10 k可编程逻辑器件实现定时器的设计

介绍了Altera公司的FLEX10k嵌入式可编程逻辑器件,结合定时器的设计实例,详细阐述了设计方法,给出了FLEX10k可编程器件在MAX+PLUS环境下对定时器的设计和仿真。应用ISPB99在系统编程实验板中的JEPF10k10型实验套件,正确地实现了物理定时器的设计。

MCS-51单片机可编程定时器初值的设置研究

初值是单片机中定时器的主要参数,包含第一次初值和重载初值。文中首先介绍了MCS—51单片机中定时器工作方式的设置,说明了其定时原理,然后着重分析了初值的设置方法,并得出相应的设置公式,最后通过一个应用实例加以说明。该文为提高单片机定时精度提供了一种有效的方法,在工业等领域中具有重要的应用价值。

可编程控制器(PLC)中定时器的应用技术

定时器是可编程控制器(PLC)的一个非常重要的软元件,其基本功能是通过程序控制输出动作的时间,而程序的优劣又直接影响定时器的功能。在其基本功能的基础上,依靠编程技巧,可以开发出许多类型的定时器,并使程序非常简洁。振荡电路、闪烁电路、顺序电路等非常用程序也离不开定时器。

0.18μm CMOS PLL频率综合器中可编程分频器的设计与实现

介绍了用于WLAN802.11a收发信机的PLL频率综合器中可编程分频器的设计。基于ARTISAN标准单元库对可编程分频器进行了设计,详细介绍了自定义线负载模型、版图规划、时钟树综合、布局布线、静态时序分析等VLSI设计流程,并通过前端和后端设计的相互协作对电路进行了反复优化。最后给出了可编程分频器的后仿真结果、芯片照片和测试结果,芯片内核面积1360.5μm2,测试结果表明设计符合要求。

一种可编程定时器的设计

提出了一种可编程定时器的设计思路,设计出了实际的硬件电路,并给出了元件参数和关键电路的计算方法。

一种用于低中频GPS接收机的CMOS可编程放大器

介绍了一种应用于低中频GPS接收机的CMOS可编程放大器.该放大器通过采用基于差分对简并电路的线性化技术,实现了以6dB为步长的96dB数控增益范围,同时利用工作在亚域值区工作的晶体管代替电阻用于直流偏移校正模块当中有效地节约了芯片面积,仿真结果表明其带宽为300MHz,最大增益时其噪声指数为23.7dB,ⅡP3在最低增益时达到-5dBm,全局增益误差为0.03dB.设计采用了0.18μmCMOS数模混合工艺库实现,面积约为0.097mm2,在1.8V供电电压下,功耗为6.3mW.

高速CMOS可编程分频器的研究与设计

本文通过对CMOS可编程分频器原理的分析与研究,提出了一种新的可实现任意分频的可编程分频器结构,这种结构大大提高了可编程分频器的输入带宽,同时功耗不大,抗干扰能力强,可适用于锁相环、频率综合器的设计中。该设计在宏力CMOS0.18um工艺下通过仿真和验证,输入频率可以达到3.3GHz。

可编程SAW滤波器CMOS集成电路的研究

本文介绍了一种采用 1μmCMOS工艺实现的可编程声表面波滤波器的八位取样、加权、控制、叠加集成电路 ,并对电路的性能进行了模拟和测试 ,同时与延迟线型、多组IDT型的声表面波滤波器以多芯片模式进行在线功能测试 .该电路由两个三明治电容和两个高宽长比的高跨导NMOS晶体管组成 .该电路结构简单 ,制造工艺与传统的CMOS工艺兼容 .该集成电路的工作频率范围为 15MHz～ 2 5 0MHz时 ,插入损耗为 - 8dB～ - 2 0dB ,加权电路开关比 (on/offratio)为 7dB～ 18dB左右 .

应用于DVB-T的0.18μm CMOS工艺数字可编程分频器芯片设计

介绍了用于DVB-T(地面数字视频广播)收发机的频率综合器中可编程分频器的设计。该分频器可实现926～1387范围的分频比,并用改进的分频算法使分频输出波形的占空比更加理想。本设计采用SMIC0.18μmCMOS工艺标准单元的半定制设计方法,按标准的数字集成电路设计流程进行设计,包括Verilog代码编写、逻辑综合、版图规划、布局布线、后端时序仿真分析等过程。后仿真结果表明该分频器功能正确,分频范围宽,利用改进的分频算法改善了分频输出波形的占空比。

T-18十八段可编程定时器

T-18十八段可编程定时器采用89C51单片机控制,5位高亮度0.58'大数码管显示,可对9个时间段进行编程控制,共有18个启停点,控制一路交流220V输出,定时精度可达10^(-3),控制灵活,操作非常方便。该可编程定时器外观如图1所示。

高速可编程定时器电路的设计

介绍了一种高速可编程定时器及其系统设计、电路设计和版图设计。该器件采用３μｍ ｐｎ 结隔离工艺制作。经测试其最高工作频率大于１０００ＭＨｚ， 在－ ５． ２Ｖ 电源电压下， 功耗电流小于３０ｍ Ａ，实现了超高速大规模集成。