基于0.18μm CMOS RF工艺的有源电感设计与优化

提出一种带负反馈的新型折叠共源共栅有源电感,对相关电路结构和参数进行了设计,分析了影响有源电感性能的各种因素。基于TSMC 0.18μm 1P6M CMOS工艺,利用CadenceSpectreRF对电路进行了仿真和优化,得到电感值最大为138nH,品质因子Q可达到59。

基于CMOS工艺的高线性宽带放大器芯片设计

展示了一款基于TSMC 0.18μm RF CMOS工艺设计的高线性宽带放大器芯片,该芯片可覆盖P波段、L波段、S波段,实现宽带放大。放大器采用三级级联结构,包括输入级、中间级和输出级。输入级采用两级级联的共栅结构,在实现输入宽带匹配的同时,可有效提升隔离度,并提供一定的电压增益;中间级采用高输入阻抗的共源结构分布式放大电路,延展带宽,通过电压传递的方式降低级间匹配难度,减少片上电感使用;输出级在传统的共源结构基础上,通过电感负载及增加电阻负反馈的功率放大器设计方法,在延展带宽的同时提高了线性度,折中功率输出,PAE得到优化。芯片通过流片面积为0.7 mm×1.2 mm,测试结果显示,该放大器工作频率可覆盖500 MHz~2.5 GHz,工作带宽>1.5 GHz,相对带宽达到100%,OP_(1dB)>9 dBm,增益S_(21)>16 dB,达到了宽带放大和高线性度性能要求,验证了本文所述理论的正确性,满足综合射频(通信、雷达、电子战)应用需求。

低噪声整数频率合成芯片的设计

设计了一个锁相环频率合成芯片。该芯片集晶体振荡电路、鉴频鉴相器、电荷泵、分频器、低通环路滤波器和压控振荡器（VCO）等电路于一体。详细分析了频率综合器中的各个关键模块，利用MATLAB软件优化环路参数，简化了电荷泵、VCO和片内环路参数的相关设计。最后，给出了芯片照片和流片测试结果，验证了设计方法和电路设计的正确性。该芯片在0．35p．mCMOS工艺下进行了流片，测试结果表明，电源电压3V，电流25mA，芯片面积为5．4mm。（3000μm×1800μm）。输出频率0．8～1．2GHz，步进50MHz，单边带相位噪声优于-106dBc／Hz@1kHz，-106dBc／Hz@10kHZ，-115dBc／Hz@100kHZ，-124dBc／Hz@1MHz，-140dBc／Hz@10MHz．