一种用于10Gb/s Serdes的40nm CMOS锁相环

提出了一种应用于10Gb/s高速串并接口电路(Serdes)的高性能锁相环。采用正交压控振荡器(QVCO)实现4路等相位间隔的5GHz时钟,输出采用2分频单转差缓冲器,实现可忽略相差的8路等相位间隔的2.5GHz时钟。电荷泵中采用负反馈技术,以提高电流匹配性能。在SMIC 40nm工艺下完成设计,在1.1V的供电电压下,锁相环的总电流为7.6mA,输出5GHz时钟在10kHz^100 MHz积分范围内的均方根抖动约为107fs,芯片尺寸仅为780μm×410μm。

电流模式CMOS高频集成锁相环

本文报道了一种电流模式高频ＣＭＯＳ锁相环，该锁相环由鉴相器、低通滤波器及电流控制高频振荡器组成。采用２μｍ工艺参数，用ＰＳＰＩＣＥ（ＬＥＶＥＬＩ）进行模拟表明，该电路能在１７ＭＨｚ～５０ＭＨｚ的频率范围内工作。

适合宽输出范围频率综合器的CMOS压控振荡器电路

设计了一种基于锁相环宽输出范围(10 ~ 160M)的频率综合器,着重介绍了其中的压控振荡器(VCO)部分,采用单端、电流控制型的环振,使之在整个输出范围内,即0 ~ 120 ℃、工艺的ss ~ ffcorner,增益(Kvco)的变化在3倍以内。无需根据输出频率对电荷泵的充、放电电流或环路滤波器中的电阻作不同设置,环路的衰减因子就可控制在可接受的范围内,并降低了对其它环路参数的要求。设计基于标准0.6μm N-WELL CMOS 工艺,5V供电。