一种基于FPGA的锁相环路及其应用

针对传统正弦鉴相环路线性范围受限、环路参数随输入信号幅度变化的特性,本文在数字锁相环路中引入CORDIC鉴相环节,改善了环路的线性范围,并利用CORDIC计算原理隔离输入信号的幅度变化,得到固定的相位增益,以达到稳定环路特性,加快环路收敛的目的。