期刊文献+
共找到357篇文章
< 1 2 18 >
每页显示 20 50 100
Bidirectional Viterbi Decoding Algorithm for OvTDM 被引量:4
1
作者 Haocheng Wang Yafeng Wang Yue Hu 《China Communications》 SCIE CSCD 2020年第7期183-192,共10页
Overlapped time domain multiplexing(OvTDM)is an innovative encoding scheme that can obtain high spectral efficiency.However,the intentional inter-symbol interference(ISI)caused by OvTDM will make the decoding process ... Overlapped time domain multiplexing(OvTDM)is an innovative encoding scheme that can obtain high spectral efficiency.However,the intentional inter-symbol interference(ISI)caused by OvTDM will make the decoding process more complex.The computational complexity of maximum likelihood sequence detection increases exponentially with the growth of spectral efficiency in OvTDM.As a consequence of high complexity,the decoding effort for a given spectral efficiency may occasionally exceed the physical limitations of the decoder,leading inevitably to buffer overflows and information erasures.In this paper,we propose a bidirectional Viterbi algorithm(BVA)based on the bidirectional sequence decoding for OvTDM.With the BVA,the decoding operation starts simultaneously from the both ends of the corresponding trellis and stops at the middle of trellis.The simulation results show that compared with Viterbi algorithm(VA),the decoding time of BVA can be reduced by about half.And the memory space of two decoders in BVA are about half of that in VA,which means that the BVA has lower memory requirements for decoder.And the decoding performance of BVA is almost the same as VA. 展开更多
关键词 viterbi DECODER TDM
下载PDF
Bidirectional Viterbi Decoding Algorithm for OvTDM
2
作者 Haocheng Wang Yafeng Wang 《China Communications》 SCIE CSCD 2020年第4期194-204,共11页
Overlapped time domain multiplexing(OvTDM)is an innovative encoding scheme that can obtain high spectral efficiency.However,the intentional inter-symbol interference(ISI)caused by OvTDM will make the decoding process ... Overlapped time domain multiplexing(OvTDM)is an innovative encoding scheme that can obtain high spectral efficiency.However,the intentional inter-symbol interference(ISI)caused by OvTDM will make the decoding process more complex.The computational complexity of maximum likelihood sequence detection increases exponentially with the growth of spectral efficiency in OvTDM.As a consequence of high complexity,the decoding effort for a given spectral efficiency may occasionally exceed the physical limitations of the decoder,leading inevitably to buffer overflows and information erasures.In this paper,we propose a bidirectional Viterbi algorithm(BVA)based on the bidirectional sequence decoding for OvTDM.With the BVA,the decoding operation starts simultaneously from the both ends of the corresponding trellis and stops at the middle of trellis.The simulation results show that compared with Viterbi algorithm(VA),the decoding time of BVA can be reduced by about half.And the memory space of two decoders in BVA are about half of that in VA,which means that the BVA has lower memory requirements for decoder.And the decoding performance of BVA is almost the same as VA. 展开更多
关键词 overlapped time domain multiplexing(OvTDM) viterbi algorithm(VA) BIDIRECTIONAL viterbi algorithm(BVA) decoding performance
下载PDF
2CPFSK的减少状态格状图 被引量:2
3
作者 李斌 《通信学报》 EI CSCD 北大核心 1994年第1期29-32,共4页
本文在不减少2CPFSK的自由平方欧氏距离的前提下,提出了2CPFSK的减少状态格状图,从而减少了维特比译码的复杂度。
关键词 2cpfsk 维特比译码 格状图
下载PDF
多进制CPFSK的减少状态格状图
4
作者 李斌 《电子学报》 EI CAS CSCD 北大核心 1996年第10期100-102,共3页
连续相位调制的最佳相于解调的误码性能取决于其最小平方欧氏距离。本文在不减少其最小平方欧氏距离的前提下,提出了多进制CPFSK的减少状态格状图,从而减少了维特比的译码复杂度。
关键词 连续相位调制 最佳相干解调 维特比译码 CPM
下载PDF
一种可配置Viterbi译码器的设计 被引量:1
5
作者 刘戈 万江华 +1 位作者 李振涛 曾梦琳 《中国集成电路》 2024年第1期30-37,共8页
为了满足数字通信中不同通信标准的变化,设计了一种支持多标准的Viterbi译码器。该译码器支持1/2、1/3、1/4三种不同的码率、3-9的约束长度和任意约束多项式的通信标准。为了实现多标准的译码,在加比选单元增加了数据选择器,回溯单元采... 为了满足数字通信中不同通信标准的变化,设计了一种支持多标准的Viterbi译码器。该译码器支持1/2、1/3、1/4三种不同的码率、3-9的约束长度和任意约束多项式的通信标准。为了实现多标准的译码,在加比选单元增加了数据选择器,回溯单元采用了滑窗回溯译码。译码器支持无符号数的输入,简化了欧几里得距离的计算方式。针对状态度量值不断增大的问题,增加了状态度量值防溢出的设计。基于55nm工艺进行逻辑综合,译码器的面积为0.35mm2,250MHz工作频率下,功耗为57.33mW。通过Matlab模拟通信过程中的噪声干扰,结果表明,该译码器在支持不同通信标准译码的同时,纠错能力优于传统译码器。 展开更多
关键词 可配置 viterbi译码器 滑窗回溯 欧几里得距离 状态度量值
下载PDF
Soft Decoding Scheme of Convolution Code Combined with Huffman Coding
6
作者 郭东亮 陈小蔷 吴乐南 《Journal of Southeast University(English Edition)》 EI CAS 2002年第3期208-211,共4页
This paper proposes a modification of the soft output Viterbi decoding algorithm (SOVA) which combines convolution code with Huffman coding. The idea is to extract the bit probability information from the Huffman codi... This paper proposes a modification of the soft output Viterbi decoding algorithm (SOVA) which combines convolution code with Huffman coding. The idea is to extract the bit probability information from the Huffman coding and use it to compute the a priori source information which can be used when the channel environment is bad. The suggested scheme does not require changes on the transmitter side. Compared with separate decoding systems, the gain in signal to noise ratio is about 0 5-1.0 dB with a limi... 展开更多
关键词 soft output viterbi decoding a priori information Huffman coding convolution code
下载PDF
Punctured(2,1,N)系列卷积码的编码及其Viterbi译码的软件实现 被引量:7
7
作者 袁东风 李作为 张锋 《山东大学学报(理学版)》 CAS CSCD 北大核心 2002年第1期48-53,共6页
给出了由 (2 ,1,N)系列卷积码作为母码产生的punctured卷积码的编码及其Viterbi译码的软件实现方法 ,从而为各种不同码率的卷积码的编、译码给出了一种通用的实现方法 。
关键词 Punctured卷积码 移动衰落信道 多级编码分量码 差错控制 编码方法 Punctured(2 1 n)系列卷积码 viterbi译码 软件实现
下载PDF
高速Viterbi译码器的FPGA实现 被引量:7
8
作者 张健 刘小林 +1 位作者 匡镜明 王华 《电讯技术》 2006年第3期37-41,共5页
提出了一种高速V iterbi译码器的FPGA实现方案。该译码器采用全并行结构的加比选模块和寄存器交换法以提高速度,并且利用大数判决准则和对译码器各个部分的优化设计,减少了硬件消耗。译码器的最高输出数据速率可以达到90 Mbps。译码器... 提出了一种高速V iterbi译码器的FPGA实现方案。该译码器采用全并行结构的加比选模块和寄存器交换法以提高速度,并且利用大数判决准则和对译码器各个部分的优化设计,减少了硬件消耗。译码器的最高输出数据速率可以达到90 Mbps。译码器的性能仿真和FPGA实现验证了该方案的可行性。 展开更多
关键词 卷积码 FPGA viterbi译码器
下载PDF
K=9卷积码的Viterbi译码算法及其FPGA实现 被引量:8
9
作者 胡爱群 庞康 苏杰 《应用科学学报》 CAS CSCD 1998年第2期149-156,共8页
探讨了CDMA数字移动通信中的差错控制问题,研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案.在Viterbi译码算法中,提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法,能有效地减... 探讨了CDMA数字移动通信中的差错控制问题,研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案.在Viterbi译码算法中,提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法,能有效地减少存储量、降低功耗,使得K=9的Viterbi译码算法可在以单片XC4010FPGA为主的器件上实现,其性能指标符合CD-MA数字移动通信IS95标准要求.文中给出了实测的算法性能,讨论了FPGA具体实现问题. 展开更多
关键词 数字移动通信 viterbi译译 FPGA实现 卷积码
下载PDF
一种高速Viterbi译码器的设计与实现 被引量:7
10
作者 李刚 黑勇 +1 位作者 乔树山 仇玉林 《电子器件》 CAS 2007年第5期1886-1889,共4页
Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)、幸存路径存储单元(SMU)、控制单元(CU)组成.在StratixⅡ FPGA上实现、验证了该Viterbi译码器.验证结果... Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)、幸存路径存储单元(SMU)、控制单元(CU)组成.在StratixⅡ FPGA上实现、验证了该Viterbi译码器.验证结果表明,该译码器数据吞吐率达到231Mbit/s,在加性高斯白噪声(AWGN)信道下的误码率十分接近理论仿真值.与同类型Viterbi译码器比较,该译码器具有高速、硬件实现代价低的特点. 展开更多
关键词 viterbi译码器 高速设计 FPGA AWGN
下载PDF
Viterbi译码器的硬件实现 被引量:3
11
作者 汪晓岩 胡庆生 +2 位作者 孙荣久 樊昊 易浩勇 《微电子学》 CAS CSCD 北大核心 2002年第4期297-301,共5页
介绍了一种 Viterbi译码器的硬件实现方法。设计的基于硬判决的 Viterbi译码器具有约束长度长 (9)、译码深度深 (6 4 )的特点。为了兼顾硬件资源与电路性能两个方面 ,在设计中使用了 4个 ACS单元 ,并根据 Xilinx Virtex系列 FPGA的结构... 介绍了一种 Viterbi译码器的硬件实现方法。设计的基于硬判决的 Viterbi译码器具有约束长度长 (9)、译码深度深 (6 4 )的特点。为了兼顾硬件资源与电路性能两个方面 ,在设计中使用了 4个 ACS单元 ,并根据 Xilinx Virtex系列 FPGA的结构特点 ,利用 FPGA内部的 Block RAM保存汉明距离和幸存路径 。 展开更多
关键词 电力线通信 数字通信 viterbi译码器 FPGA 专用集成电路
下载PDF
k-best维特比解耦合知识蒸馏的命名实体识别模型
12
作者 赵红磊 唐焕玲 +2 位作者 张玉 孙雪源 鲁明羽 《计算机科学与探索》 CSCD 北大核心 2024年第3期780-794,共15页
为提升命名实体识别(NER)模型的性能,可采用知识蒸馏方法,但是传统知识蒸馏损失函数因内部存在的耦合关系会导致蒸馏效果较差。为了解除耦合关系,有效提升输出层特征知识蒸馏的效果,提出一种结合k-best维特比解码的解耦合知识蒸馏方法(k... 为提升命名实体识别(NER)模型的性能,可采用知识蒸馏方法,但是传统知识蒸馏损失函数因内部存在的耦合关系会导致蒸馏效果较差。为了解除耦合关系,有效提升输出层特征知识蒸馏的效果,提出一种结合k-best维特比解码的解耦合知识蒸馏方法(kvDKD),该方法利用k-best维特比算法提高计算效率,能够有效提升模型性能。另外,基于深度学习的命名实体识别在数据增强时易引入噪声,因此提出了融合数据筛选和实体再平衡算法的数据增强方法,旨在减少因原数据集引入噪声和增强数据错误标注的问题,提高数据集质量,减少过度拟合。最后在上述方法的基础上,提出了一种新的命名实体识别模型NER-kvDKD。在MSRA、Resume、Weibo、CLUENER和CoNLL-2003数据集上的对比实验结果表明,该方法能够提高模型的泛化能力,同时也有效提高了学生模型性能。 展开更多
关键词 命名实体识别(NER) 知识蒸馏 k-best维特比解码 数据增强
下载PDF
基于FPGA的删除卷积码Viterbi软判决译码器的研究 被引量:4
13
作者 熊磊 姚冬苹 +1 位作者 谈振辉 牟丹 《北京交通大学学报》 EI CAS CSCD 北大核心 2004年第5期36-39,共4页
采用FPGA实现删除卷积码Viterbi软判决译码,与传统方式相比,提高了译码器的工作速度和可靠性,降低了功耗.在译码器的设计中,提出了'ACS全复用结构'和采用路径的相对量度取代绝对量度的方法,并得出了相对量度的上边界,从而有效... 采用FPGA实现删除卷积码Viterbi软判决译码,与传统方式相比,提高了译码器的工作速度和可靠性,降低了功耗.在译码器的设计中,提出了'ACS全复用结构'和采用路径的相对量度取代绝对量度的方法,并得出了相对量度的上边界,从而有效地降低译码器的复杂度,使得利用单片FPGA芯片实现删除卷积码Viterbi软判决译码成为现实.对各种软判决的距离度量的计算方法进行了分析比较,得出了采用'1范数'和相关值取代欧氏距离最为合适.仿真结果表明,所设计的译码器具有良好的性能,与理论边界值只有0.2~0.4dB的差距. 展开更多
关键词 FPGA 删除卷积码 viterbi译码器 软判决 现场可编程门阵列
下载PDF
Viterbi译码器回溯算法实现研究 被引量:6
14
作者 王建新 于贵智 《电子与信息学报》 EI CSCD 北大核心 2007年第2期278-282,共5页
该文介绍了两种Viterbi译码器回溯译码算法,通过对这两种算法硬件实现结构上的优化,给出了这两种算法的FPGA实现方法,比较了两种实现方法的优缺点。最后将其应用在实际的Viterbi译码器设计上,验证了算法实现的正确性。
关键词 viterbi译码 回溯算法 FPGA
下载PDF
实现Viterbi译码器幸存路径存储及译码输出的一种新方法 被引量:3
15
作者 付永庆 孙晓岩 李福昌 《应用科技》 CAS 2003年第3期25-26,32,共3页
提出了一种幸存路径存储及输出的新方法———SMDO法,该方法与传统的寄存器交换法和回索法相比具有存储量小、译码延迟短的特点,并且极适合利用FPGA内置的EAB块实现。
关键词 viterbi译码器 幸存路径存储 维特比译码器 现场可编程门阵列 译码输出
下载PDF
高速Viterbi译码器的VLSI设计与实现 被引量:2
16
作者 李庆 邓运松 +1 位作者 曾晓洋 顾叶华 《计算机研究与发展》 EI CSCD 北大核心 2007年第12期2143-2148,共6页
在优化结构的基础上,实现了一种回溯长度为64的(2,1,7)高速Viterbi译码器.该译码器采用改进的加比选单元(ACS),降低了硬件复杂度,提高了时钟运行频率.改进的回溯单元采用了分块循环存储器,对数据读取结构进行改进,提高了译码器的数据吞... 在优化结构的基础上,实现了一种回溯长度为64的(2,1,7)高速Viterbi译码器.该译码器采用改进的加比选单元(ACS),降低了硬件复杂度,提高了时钟运行频率.改进的回溯单元采用了分块循环存储器,对数据读取结构进行改进,提高了译码器的数据吞吐率.基于SMIC0.18μmCMOS工艺,该译码器最高工作时钟频率可达180MHz,等效逻辑门约为28683门.经过验证比较,结果表明实现的高速Viterbi译码器在各个指标上如实现面积、回溯长度和约束长度比现有的各种方案有较大幅度的提高,因此该译码器在数字通信领域具有良好的应用前景如DTV和HDTV. 展开更多
关键词 维特比译码器 加比选 高速 回溯 HDTV
下载PDF
(2,1,7)卷积码Viterbi译码器FPGA实现方案 被引量:5
17
作者 韩可 邓中亮 施乐宁 《现代电子技术》 2007年第15期90-92,96,共4页
移动通信系统标准中普遍采用卷积码作为信道编码方案。本文阐述了目前最常用的卷积码译码算法——Vit-erbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法。该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以... 移动通信系统标准中普遍采用卷积码作为信道编码方案。本文阐述了目前最常用的卷积码译码算法——Vit-erbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法。该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以充分利用FPGA的优势获得较好的译码结果。利用幸存路径交换寄存器模块,能有效减少存储量并降低功耗。 展开更多
关键词 viterbi译码 FPGA 卷积码 寄存器交换 回溯
下载PDF
一种高速Viterbi译码器的优化设计及Verilog实现 被引量:10
18
作者 黄君凯 王鑫 《微电子学与计算机》 CSCD 北大核心 2005年第2期178-182,共5页
文章设计了一种高速Viterbi译码器该设计基于卷积码编码及其,Viterbi译码原理,完成了Viterbi译码的核心单元算法的优化,并采用Verilog语言编程实现了卷积码编码器和译码器。仿真和综合的结果表明本文设计的译码器速率达50Mbit/s,同时译... 文章设计了一种高速Viterbi译码器该设计基于卷积码编码及其,Viterbi译码原理,完成了Viterbi译码的核心单元算法的优化,并采用Verilog语言编程实现了卷积码编码器和译码器。仿真和综合的结果表明本文设计的译码器速率达50Mbit/s,同时译码器的电路规模也通过算法得到了优化。 展开更多
关键词 维特比(vitebi)码器 分支度量 加比选单元 幸存路径存储器 寄存器交换法
下载PDF
QAM中基于LLR的软输出Viterbi译码器的实现 被引量:3
19
作者 张浩 冯贤光 +2 位作者 叶梧 冯穗力 徐兴 《科学技术与工程》 2005年第14期944-949,共6页
QAM调制技术作为有吸引力的调制技术被广泛应用。将QAM信号解映射成相应的比特量有其特殊性,特别是如何表示此映射的似然度,而这在软输出Viterbi译码中是必须的。介绍了在LLR准则下的QAM信号的解映射方法,并将其推广到BPSK和QPSK信号的... QAM调制技术作为有吸引力的调制技术被广泛应用。将QAM信号解映射成相应的比特量有其特殊性,特别是如何表示此映射的似然度,而这在软输出Viterbi译码中是必须的。介绍了在LLR准则下的QAM信号的解映射方法,并将其推广到BPSK和QPSK信号的解映射。同时根据LLR准则的特点给出了一种分支度量算法,最后给出相应Viterbi译码器算法的FPGA实现。 展开更多
关键词 QAM viterbi译码算法 LLR 解映射
下载PDF
现场可编程门阵列参数化多标准高吞吐率基4Viterbi译码器 被引量:2
20
作者 夏飞 聂晶 +1 位作者 李荣春 王文涛 《国防科技大学学报》 EI CAS CSCD 北大核心 2016年第1期86-92,共7页
为了同时达到高性能和灵活性的目标,提出一种基于现场可编程门阵列的参数化多标准自适应基4 Viterbi译码器。译码器采用3~9可变约束长度,1/2、1/3可变码率,支持任意截断长度的纠错译码,并采用码字无符号量化、加比选单元设计优化和归一... 为了同时达到高性能和灵活性的目标,提出一种基于现场可编程门阵列的参数化多标准自适应基4 Viterbi译码器。译码器采用3~9可变约束长度,1/2、1/3可变码率,支持任意截断长度的纠错译码,并采用码字无符号量化、加比选单元设计优化和归一化判断逻辑分离策略优化关键路径设计,提高译码器工作频率。实验结果表明,该译码器能根据用户设定的参数改变结构,在多种通信标准之间实现动态切换;性能达到了541 Mbps,明显优于相关工作;对GPRS,Wi MAX,LTE,CDMA,3G等通信标准都取得了良好的误码性能,可满足多种通信标准的译码需求。 展开更多
关键词 现场可编程门阵列 viterbi译码器 参数化 多标准 基4
下载PDF
上一页 1 2 18 下一页 到第
使用帮助 返回顶部