CPLD和FPGA编程与配置的实现

介绍了CPLD和FPGA的编程和配置方式,并结合具体的器件给出了若干实例。

基于Max Ⅱ CPLD和Flash实现FPGA的多重配置

随着FPGA芯片密度的增加,需要更大容量的配置芯片也在增长。首先讨论了FPGA的几种配置方式,然后给出了一种通过CPLD和通用Flash存储器实现FPGA的配置的方案,最后给出了系统设计方案、硬件电路图和软件流程。

利用CPLD实现多片FPGA的配置

随着通信系统的复杂化和功能的多样化,程序设计越来越复杂,根据软件无线电思想,在要求不断电重新加载程序的情况下,很多系统需要在不同的时刻实现不同的功能,原始单一的FPGA存储器配置方式已经不能满足系统要求。为了节省资源,缩短编译时间,应用CPLD实现多片FPGA配置显得尤其重要,同时采用简便的配置方式可以节约硬件资源,加快程序的编译调试,更利于实现系统的小型化、集成化,方便调试和简化应用,满足软件无线电技术的要求。

基于GoAhead与JTAG的FPGA/CPLD/PROM远程配置方法

提出了一种基于GoAhead嵌入式web服务器和JTAG总线的FPGA/CPLD/PROM器件远程配置方法。设计使用GoAhead嵌入式服务器接收来自以太网的XSVF文件,再由CPU解析并通过JTAG协议对FPGA/CPLD/PROM进行配置文件更新,技术人员可以通过局域网中的任意PC机对目标设备进行远程操作,避免了繁琐而不安全的设备开箱。本方法占用系统硬件资源极少,效果稳定可靠,可作为各类通信设备中FPGA/CPLD/PROM器件的ISP方案,也可方便的用在旧设备的升级改造中。

FPGA/CPLD可编程逻辑器件的在系统配置方法

讨论了基于SRAM技术的CPLD/FPGA可编程逻辑器件的编程方法 ,并以ALTERA公司FLEX10系列器件为例 ,提出了一种利用微处理器对可编程逻辑器件进行在系统多方案配置的实用方法。该方法成本低廉、简单易行 ,能在系统复位或上电时自动对器件编程 ,不仅有效的解决了基于SRAM的CPLD/FPGA器件掉电易失性的问题 ,而且使单一芯片可以具有多种逻辑功能 ,实现了该类器件逻辑功能的在系统多方案的灵活配置。

用CPLD/FPGA实现Nios II嵌入式系统配置技术

对Nios II嵌入式系统的特点和现有的配置技术进行了研究,设计了一种利用CPLD配置控制器实现加电时自动对嵌入式系统进行配置的新方案;该方案首先是Flash存储中读取配置文件信息,然后经过并串转换后对基于Nios ll的嵌入式可编程逻辑器件FPGA进行系统配置,同时该方案不仅极大地提高了系统性能和降低了总体成本,而且更方便于系统配置文件的升级。

基于单片机的CPLD/FPGA被动串行下载配置的实现

介绍采用 AT89S2 0 5 1单片机配合串行 E2 PROM存储器 ,实现 CPL D/ FPGA器件的被动串行模式的下载配置 。

基于DSP和CPLD的FPGA在线配置

介绍Xilinx公司FPGA的几种基本配置模式,在实际图像处理算法评估系统中设计了基于DSP和CPLD的配置电路,完成对系统中FPGA的在线从并行(SelectMAP)配置。减少器件数目,增加硬件系统的灵活性,并详细介绍该配置电路的具体实现过程和实现方法。

基于TCP/IP的CPLD/FPGA远程配置实现

针对远程CPLD(复杂可编程逻辑器件) /FPGA(现场可编程门阵列)的新型配置需求,给出了基于TCP/IP远程配置的模型以及解决远程配置问题的算法,并应用VB语言实现了算法,经实际TCP/IP网络环境下运行验证,证明了算法的正确性和有效性。

CPLD控制FPGA被动串行配置的研究与实现

文中提出了用CPLD来控制FPGA PS配置的意义,分析了其原理,给出了具体方案,最后在NOISⅡ开发板上,用VHDL语言设计实现了用EPM7128来控制EP1C20的PS配置,并给出了仿真结果,结果证实了此种方案的可行性和优越性。

FPGA的配置及其接口电路的设计

本文介绍对XILINX公司SpartanⅡ系列的XC2S50的FPGA配置数据的方法。提出了利用CPLD和FLASH组成串行配置系统实现对FPGA的上电配置以及通过计算机并口实现数据的传送和监测的方法。对内部的控制电路的电路结构、软件设计等方面进行了阐述。在此系统之上实现了计算机串口与SDRAM之间的相互通信。实验结果表明系统功能可靠、实用。经测试系统最大时钟频率可以达到76.923MHz,FLASH的读写速率可达到111Mbs。与基于单片机配置的方法比较,高速安全的完成对FPGA的上电配置。

一种新颖的多模式FPGA配置方案

在FPGA调试或者应用过程中,通常利用JTAG接口将目标文件从PC下载到FPGA的SRAM中以实现配置,使得FP-GA的调试和应用无法脱离存储在PC中的目标文件和Quartus软件,从而降低了FPGA调试和使用的灵活性。本文主要讨论和构造了一种新颖的FPGA配置方案,使用CPLD作为配置方案中的关键控制单元,极大方便和灵活地实现对于FPGA的配置,这将使基于FPGA的设计和调试更加简便和可靠。

一种基于串行方式的FPGA远程加载电路

针对在某些环境下,不方便以常规方式进行FPGA器件软件更新的问题,介绍了一种利用PC机、CPLD和串行通信方式组成的FPGA在线加载系统,并以ALTERA公司的FPGA和EPCS配置芯片为例,结合AS配置模式给出了该系统的设计方法。

一种提高系统初始化效率的FPGA在线配置方法

提出一种由主控器CPU、CPLD和闪存Flash组成的FPGA在线配置方法。闪存Flash用于存储FPGA的配置数据,CPLD读取闪存Flash中的配置数据,采用快速被动并行方式(FPP,Fast Passive Parallel)配置FPGA,主控器通过主控接口与CPLD通信,实现对闪存Flash中配置数据的更新和维护。

基于串行通信的远程FPGA在线配置

针对核电子学系统在高辐射等特殊环境中,不方便以常规方式进行FPGA器件逻辑数据更新的问题,介绍了一种利用PC机和CPLD,并基于长距离串行通信线路来实现的FPGA在线配置系统。并以ALTERA公司的CYCLONE系列FPGA和EPCS配置芯片为例,结合常用的AS配置模式,从原理、硬件连接、软件功能和通信协议等几个方面给出了该系统的详细设计。采用这种方法,我们可以在100 m距离同时配置多个FPGA,或者在150 m的距离配置单个FPGA。

数控系统中精插补芯片FPGA的配置

以由CPU和大规模可编程逻辑控制器FPGA构建的四轴数控系统为对象,介绍了一种利用CPLD对精插补芯片FPGA进行配置的实用方法,论述了配置硬件接口设计和软件编程。该方法由CPLD控制配置过程,EPROM存储配置文件,实现了FPGA的被动串行配置,增强了数控系统的保密性、简化了系统电路。

FPGA被动并行配置控制器的研究与实现

为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法。由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题。该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性。

基于MCU+FPGA架构的智能数据采集系统

数据采集网络系统由许多实现不同功能的采集节点组成,由于系统的复杂性设计这样一个数据采集网络系统往往很困难。论文介绍一种基于MCU+FPGA架构的智能数据采集卡的通用结构和几个相应扩展模块,实现了采集速度范围广泛的数据采集、数据存储、数据分析和数据传输等功能,能根据实际要求灵活地实现各种通讯接口,具有上电自动配置和远程配置等功能。重点对通用结构和ICR(In-CircuitReconfigurability)配置电路设计进行了介绍。

利用CoolRunner-Ⅱ设计高性能系统

CoolRunner-Ⅱ是Xilinx面向消费市场推出的一款低功耗高性能的CPLD产品 ,本文详细地介绍了CoolRunner