复杂可编程逻辑器件(CPLD)在船舶随动舵设计中的应用

利用CPLD对船舶随动舵进行了模拟设计和仿真实验,介绍了利用CPLD实现复杂逻辑功能的具体方法。

复杂可编程逻辑器件(CPLD)CY37128的应用

CY37128是Cypress公司推出的Ultra37000系列CPLD的一种,本文介绍了该芯片的结构特 点,并结合在馈线终端单元(FTU)中的设计说明其应用。

基于数字信号处理芯片和复杂可编程逻辑器件的永磁重合器的研究与设计

介绍采用数字信号处理(digital signal processing,DPS)芯片和复杂可编程逻辑器件(complex programmablelogic device,CPLD)组合及其独特的分层控制技术设计的一种新型的、适用于10 kV线路的帽子型永磁重合器;说明永磁重合器的整体设计、功能模块、工作原理和实现方式、相关功能的设计;基于永磁重合器的快速分段功能,提出了一种馈线自动化系统的构建方式,实例应用证明该方式的实用性较高。

复杂可编程逻辑器件在配电网接地故障选线装置中的应用

根据复杂可编程逻辑器件(CPLD)的特点及其在继电保护的应用背景,探讨了CPLD 在配电网单相接地故障选线装置中的设计与使用方法。应用 CPLD 不仅可以大大简化电路、提高装置的可靠性;而且装置逻辑功能的改变可以通过编程实现,使得装置的调试更加方便。本文利用 LSE—Modelsim 开发环境验证了设计方案的正确性。此设计方案已经成功地应用到自行设计的配电网接地故障选线装置中。

复杂可编程逻辑器在步进电机驱动器中的应用

设计了专门用于自动门控制系统的四相步进电机驱动器。采用可编辑逻辑器件 CPL D来实现环形脉冲分配器的功能 ,选用的是一能的 MOSFET功率器件 ,并且采取了过流过热保护措施 。

基于复杂可编程逻辑器件的高压电力线FSK MODEM设计

介绍应用复杂可编程逻辑器件(CPLD)实现非标准的频移键控调制解调器(FSK MO-DEM)的设计方法。探讨如何优化算法和改良电路以减少系统的误码率,并给出应用电路。

基于可编程逻辑器件的弹载存储测试仪

针对炮弹发射时的高冲击性及惯性短时飞行特点,以及单片机存储测试仪程序可能跑飞、难以实现高速采样,专用集成电路存储测试仪成本高、不能扩展等问题,提出了基于复杂可编程逻辑器件(CPLD)的弹载存储测试仪。测试仪采用可反复擦写的CPLD芯片作为主控芯片,利用其内部丰富的逻辑单元实现了可高速采样且使用灵活的存储测试方案,设计通过休眠防止误上电;通过并行实现高速率采样,通过分频实现50kHz、100kHz和200kHz三种频率可选;通过计数实现8K×12bit,448K×12bit两种负延迟可选。实验表明:该测试仪操作灵活,可靠性高,满足弹载存储测试在性能方面的要求。

基于可编程逻辑器件的井下板间高速串行数据传输电路设计

设计了一种井下板间高速串行数据传输总线电路,其发送与接收控制器均用复杂可编程逻辑器件(CPLD)实现,传输速率为5 Mbit/s,传输过程不需要井下控制CPU的干预。电路结构紧凑,控制灵活,适合于井下仪器各分系统内部的板间数据高速传输,可在保证较高通讯带宽的前提下,大大减少连线,显著提高系统的电磁兼容性能。

系统级可编程芯片(SOPC)设计思想与开发策略

针对 SOPC全新的设计流程 ,提出了基于 IP的 SOPC设计集成平台概念及设计思想与开发策略 ,并介绍了基于 FPGA/CPL D的

基于可编程逻辑器件的微型加速度存储测试仪

在武器的研制过程中,引信、内外弹道、抗冲击性等都需要通过微型加速度存储测试仪进行测试。但测试环境比较恶劣,内载测试仪预留空间较小,g值较高。为了提高测试系统的灵活性和可靠性,提出了一种基于可编程逻辑器件CPLD的微型加速度测量系统,并具体阐述了该系统总体方案的设计思路及关键技术(利用CPLD内部丰富的逻辑单元实现了可高速采样,可防止误上电、可实现采样频率和负延迟可选等)。该系统在多次实际试验中得到了很好的应用。

可编程逻辑器件设计新思路

可编程逻辑器件在集成电路的发展中占有重要地位。深亚微米与超深亚微米技术的发展使可编程逻辑器件向系统级可编程芯片转移。本文详细阐述了基于IP的系统级可编程芯片的设计策略。

可编程系统芯片(SOPC)发展策略

深亚微米技术和超深亚微米技术的发展使电子工业正在向可编程系统芯片(SOPC)设计转移,针对SOPC全新的设计流程,本文提出了基于IP的SOPC设计集成平台概念和设计策略,以及基于FPGA/CPLD的SOPC实现方案。

可编程逻辑器件在DVCPRO设备中的应用

本文阐述了可编程逻辑器件的应用优势,分析了CPLD/FPGA在松下DVCPRO设备中的应用和芯片配置情况,介绍了利用工具发挥设备软件功能的方法。

一种可编程的信号滤波方法的研究

在应用测控系统的设计中,为了进行准确的测量和控制,必须消除被测信号中的噪音和干扰。在传统的应用系统中,滤波部分可看作一个二端口网络,需占用较多的软硬件资源。本文用硬件描述语言(VHDL)编程,通过复杂可编程逻辑器件(CPLD)来实现数字滤波。该方案能适应多种需要的信号滤波,具有可移植性,并在实际应用中得到验证,能有效地滤除干扰信号。

一种可编程数字调制器的设计实现

提出一种基于复杂可编程逻辑器件(CPLD)的可编程数字调制器的设计方法,适合BPSK、QPSK、8PSK以及16QAM调制方式,支持码元速率在较宽范围内bit可变,满足卫星通信的指标要求。介绍了数字成形滤波器的设计原理、CPLD实现的方法并对滤波器的工作过程进行了仿真分析。

基于CPLD的复杂脉冲产生器设计方法

复杂可编程逻辑器件(CPL D)的出现使一些复杂、繁琐的数字逻辑电路更加容易实现,并且随着CPL D集成度的提高,广大EDA设计师们越来越多地使用他去设计数字电路。通过利用复杂可编程逻辑器件CPL D和其软件开发平台Max+Plus 实现一变周期、变占空比的复杂脉冲产生器为例,证明了用CPL D设计复杂数字逻辑电路的便捷性。

基于CPLD的自动电梯逻辑控制

对于自动电梯控制电路 ,为了简化电路设计 ,增加电路设计的灵活性 ,采用基于CPLD器件的模块化设计方法 ,即从 4层货梯控制要求出发 ,首先进行顶层原理图设计 ,然后逐个设计下层模块 ,组合、编译、调试生成熔丝图文件 ,利用菊花链下载 .应用结果表明 ,采用该方法缩短了系统的开发时间 ,减少了系统的调试周期 ,降低了成本 ,对控制功能可方便。

基于CPLD的简易逻辑分析仪设计

以CPLD可编程逻辑器件为控制核心,以VHDL语言为设计工具,利用CPLD逻辑性强的优势,综合CPLD、常规数字和模拟电路技术完成简易逻辑分析仪设计。采用两块D/A芯片作为系统输出,同时提供示波器X、Y轴信号,在模拟示波器上实现同时显示8路信号的功能。该逻辑分析仪可以实现始端触发和终端触发,可根据触发方式分别显示触发前、后所保存的逻辑状态,并显示触发点位置和时间标志线移位。

基于CPLD的PLC背板总线协议接口芯片设计

设计了一组基于CPLD的PLC背板总线协议接口芯片,协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程,25MHz下背板总线工作稳定的试验结果验证了协议芯片设计的可行性。

应用CPLD实现交通控制系统芯片设计

介绍可编程逻辑器件的结构和开发软件MAX+PLUSII主要特点,以交通控制系统电路芯片设计为例,叙述自顶向下的设计方法。