CRC校验码软件生成技术原理分析

循环冗余校验(Cyclic Redundancy Check,CRC)具有检错能力强,运算简单,易于直接用硬件数字电路实现的特点。在完善CRC校验码生成原理模型的基础上,研究了信息系统传输带CRC校验码数据包的一般过程,提出了三种计算数据包CRC校验码的技术方法,在ADI公司DSP软件集成开发仿真测试环境中,设计了一组嵌入式程序,生成了符合ITU组织CRC16 ITU-T V.41标准的CRC校验码码表,分析并总结了CRC校验码码表元素的工程含义和应用方法,研究了两种计算数据包CRC校验码工程实现方法的技术特点,并验证了它们的正确性、一致性和有效性。

高速通信系统中并行CRC计算及电路实现

针对高位宽数据情况下的循环冗余校验码(Cyclic Redundancy Code, CRC)电路计算工作频率较低以及资源占用过多的问题,设计并实现了一种并行CRC计算方法。该方法将CRC计算拆分为数据CRC计算和余数CRC计算两个部分,余数CRC计算由多个余数CRC计算模块级联完成,数据CRC计算模块由固定逻辑表达式实现,对二者计算结果做模二加法即得到CRC计算结果。根据数据长度选择相应的数据CRC计算模块和余数CRC计算模块的组合,以适应高位宽可变数据长度的CRC计算。以100 Gbps远程直接数据存取(Remote Direct Memory Access, RDMA)通信系统中的1 024 bits数据位宽CRC-32的计算为例,在VCU118开发板上实现了该算法的硬件电路。实验结果表明,所提设计仅使用4 760个查找表和2 658个触发器,整个系统带宽最高可达97.85 Gbps,最高工作频率可达326 MHz。与其他相关方法相比,提出的方法具有较高的工作频率且资源占用较少。

基于CRC校验的高速长线LVDS传输设计

针对数据在高速远距离传输中存在可靠性低的问题,提出了一种带CRC校验的高速长线LVDS数据传输系统设计。该设计以LVDS作为高速数据传输接口,在硬件电路设计上加入均衡电路,补偿数据远距离传输损耗,并在逻辑设计上加入CRC检错码,将反馈纠错机制(ARQ)运用在传输系统中,提高数据传输的可靠性,同时改进传统反馈纠错机制工作方式,降低数据带宽损耗,保证数据高速传输。经试验验证,该系统工作稳定,串行数据以400 Mbit/s的速率,在由4段10 m屏蔽双绞线组成的40 m传输线上可实现零误码率传输。

基于FPGA的CRC校验算法的实现

由于FPGA具有速度快、效率高、灵活稳定、集成度高等优点,所以在串行通信中采用FPGA来实现串口通信是十分必要的。由于通信传输的不确定性以及干扰等原因,串行通信经常会出现异常情况[1]。因此,在串行通信中添加CRC校验,可大幅度提高通信的可靠性。在论述了CRC校验原理的基础上,提出了硬件实现原理,并用VHDL硬件描述语言实现CRC校验,验证了方案的可行性。

基于FPGA的CRC查表法设计及优化

循环冗余校验Cyclic Redundancy Checks(CRC)具有检错能力极强,开销小,易于用编码器及检测电路实现,远远优于奇偶校验及算术和校验等方式的特点,故在串行通信中添加CRC校验可保证通信的有效性。而FPGA具有灵活稳定,快速高效的特点,故用VHDL实现CRC查表法设计并对其优化分析,使其在串行通信中具有良好的稳定性,提高数据传输的准确性。

CRC算法在TPMS中的应用

为了提高汽车轮胎压力检测系统(TPMS)无线通讯的可靠性,降低数据存储空间,提出了一种求取数据帧CRC(循环冗余码校验)校验码的半字节快速查表法,给出了实现该方法的过程,克服了单字节快速查表法占用存储空间大的缺点.试验结果表明,该方法的检错率可达99.9%以上,可以在TPMS中实际应用.

CRC编解码器及其FPGA实现

循环冗余校验(CRC)是一种广泛应用的差错控制的方法。本文在简要介绍CRC编码原理及其常用实现方法的基础上,提出了一种基于字节型递推(公式法)法的CRC编解码器算法,并给出了它的FPGA实现方案。目前,该算法已被应用于一种基于串行通信的多机系统中,系统的误码率得到了很好的控制。

基于半字节CRC直驱表法的RS-485通信优化设计

针对某项目采用RS-485总线传输数据出现误码的情况,在不改变硬件电路的前提下,提出了一种反馈纠错方法,在数据接收端使用CRC校验实现检错,并反馈数据正确或重传指令,发送端根据指令内容,发送新数或重传旧数。在收发端均使用Ping-Pong缓存,保证了总线的传输效率。经试验验证,在此应用背景下,该方法实现了数据的零误码传输,提高了系统的可靠性。

微型PLC中CRC校验算法实现

首先对通信中常用的CRC校验方法作了描述,然后针对微型PLC的特点,阐述了适用于微型PLC的CRC校验软件的设计方法,该方法已成功应用于西门子S7-200 PLC与台达变频器的Modbus通讯。

基于Verilog的循环冗余校验(CRC)的实现

介绍了CRC的工作原理,给出了基于Verilog的可编程逻辑器件的实现方法及其仿真结果.

CRC算法在计算机网络通信中的漏检分析

在计算机网络通信中,为了降低数据通信线路传输的误码率,可以采用一种差错检测控制——循环冗余码验(CRC).介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法的漏检分析.

字节信息流并行CRC-32校验码电路设计与实现

CRC是一种能发现并纠正信息在存储和传输过程中连续出现的多位错误的校验编码.分析CRC码的校验原理及特点,推导相邻字节间的CRC-32校验码的计算方法,利用组合逻辑并行快速计算当前字节的32位CRC校验码,使用Verilog HDL设计编码电路,通过FPGA实现CRC-32编码及检错功能.电路不仅可以计算任意长度的字节信息流的CRC-32校验码,还可嵌入到通信传输系统中快速并行实现CRC-32的编码及检错运算,保证信息正确可靠地传输.

基于LabVIEW的CRC-16程序分析与实现

在论述循环冗余校验的原理和特点的基础上,采用LabVIEW技术,分析和研究了CRC-16程序算法和程序实现的问题,验证了它的可靠性和高效性.说明基于图形化编程语言的LabVIEW技术,可以更好更直观地用于研究高阶CRC软件和硬件实现的问题.

字节型CRC算法分析与实现

循环冗余码校验CRC是计算机网络通信中最常采用的数据校验方法之一,CRC方法能够很好地降低数据传输的误码率。本文分析了CRC算法的原理和CRC算法的校验规则,针对字节型CRC算法,提出一种直观、紧凑、易于理解的表驱动字节型算法描述,给出了严格的数学证明,通过实例详细演绎了算法的实现过程。同时,设计了相关的类汇编语言CRC-ITU算法,简要讨论了使用F(x)/G(x)的直接余式作为监督码的方法。

EPCglobal C1 Gen2标准中CRC算法的实现

介绍CRC的基本原理和EPCglobal C1 Gen2标准使用的CRC-5算法和CRC-16算法。推导8 bit字节型查找表算法和查找表的产生方法,给出CRC-5和CRC-16的硬件实现原理图和软件实现伪代码。用Gen2标准的Query命令和Select命令测试CRC-5和CRC-16的软件实现方法,结果验证了2种算法的正确性。

循环冗余校验CRC的分析及硬件实现

为保证数据传输的正确性,需要对通信过程进行差错控制。循环冗余校验CRC由于编码简单、误判概率低,在通信系统中得到了广泛的应用。介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了CRC编码程序,给出了应用于通信系统中的仿真结果。

嵌入式系统CRC循环冗余校验算法设计研究

介绍了CRC循环冗余校验基本原理及生成多项式表示,分别研究了嵌入式系统CRC-8-Dallas/Maxim与CRC-16-IBM生成多项式及其硬件描述.以DS18B20器件的ROMID/Scratchpad数据校验及Modbus总线网络数据帧校验为例,通过对生成多项式及硬件描述的分析研究得出了基本比特型校验算法设计,在数学推导的基础上得出了其改进的比特型校验算法及单字节、半字节查表校验算法.为获得更高的校验速度,提出了一种基于块及多表的校验算法,比较了几种校验算法的ROM空间占用与校验处理速度.所设计的CRC校验程序为嵌入式系统数据的可靠传输提供了重要保证.

基于查表法的CRC检错码在CDT远动规约中的研究及实现

CDT通讯规约在我国电力调度系统中应用广泛,但规约本身存在着传输效率不高等缺点.本文讨论了CRC的原理,提出一种适用于CDT远动规约的CRC查表算法,并给出了CRC校错码在8051单片机中软件实现的源代码.

循环冗余校验(CRC)编码器设计及FPGA实现

介绍了循环冗余校验(CRC)编码器的设计及FPGA实现过程,采用原理图输入法对整个系统进行了编译和仿真,并在芯片EP1K30TC144-3中对该设计的核心部分进行了测试验证。结果表明,试验数据与理论分析结果完全相符。

CRC校验码在单片机中的程序实现及其冗余码表的求取

该文介绍了一种数据传输中的差错检测技术—CRC校验原理 ,以及CRC校验码的构造过程。给出了CRC码在 80C5 1系列单片机中的实现程序 ,及其冗余码表的求取程序。