循环冗余校验码并行算法的研究与实现

通过对传统串行CRC(循环冗余校验)电路中各移位寄存器状态的观察与分析,推导出并行算法的逻辑关系式,使用Verilog-hd l语言实现了并行算法并给出了仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率。