基于循环冗余校验的极化码低复杂度球形译码算法

球形译码是实现极化码最大似然译码性能的有效算法。针对球形译码算法复杂度高的问题,提出了一种基于循环冗余校验固定部分比特降低极化码球形译码算法复杂度的方案。通过使用循环冗余校验码校验固定球形译码译码顺序中位置靠前的根节点,大量减少总的搜索节点,降低算法的复杂度;通过对提出算法的复杂度进行理论推导分析,获得了复杂度降低的解析式,以及编码信息位长度、固定比特长度对降低复杂度影响的关系。仿真验证表明,提出算法可以在大幅度降低球形译码算法复杂度的同时保证较好的性能。

CRC校验码软件生成技术原理分析

循环冗余校验(Cyclic Redundancy Check,CRC)具有检错能力强,运算简单,易于直接用硬件数字电路实现的特点。在完善CRC校验码生成原理模型的基础上,研究了信息系统传输带CRC校验码数据包的一般过程,提出了三种计算数据包CRC校验码的技术方法,在ADI公司DSP软件集成开发仿真测试环境中,设计了一组嵌入式程序,生成了符合ITU组织CRC16 ITU-T V.41标准的CRC校验码码表,分析并总结了CRC校验码码表元素的工程含义和应用方法,研究了两种计算数据包CRC校验码工程实现方法的技术特点,并验证了它们的正确性、一致性和有效性。

循环冗余校验(CRC)编码器设计及FPGA实现

介绍了循环冗余校验(CRC)编码器的设计及FPGA实现过程,采用原理图输入法对整个系统进行了编译和仿真,并在芯片EP1K30TC144-3中对该设计的核心部分进行了测试验证。结果表明,试验数据与理论分析结果完全相符。

CRC循环冗余校验码并行算法的FPGA实现

CRC循环冗余校验是数字数据通信中最常用的差错控制编码方法之一。在多种通信协议的帧结构中有一个16位或32位的FCS(FrameCheckSequence),就是利用CRC编码保证数据帧的无误传输。本文阐述了CRC循环冗余校验码基本原理,根据实际系统需要,建立了并行处理算法的数学模型,并且在FPGA芯片中实现了该并行算法。

无线传输中的循环冗余校验码纠错应用扩展

以国际标准CRC-CCITT循环冗余校验码为研究对象,利用近世代数多项式理论证明其奇偶校验性质、最小码距和纠正单比特错误能力.在分析无线通信系统中单比特错误帧分布的基础上,提出一种利用CRC纠正每帧单比特错误的新方案.仿真结果证明,应用CRC纠错可以改善比特误码率、帧错误率和吞吐量,特别是在原始误码率为10-3～10-5区间吞吐量有显著提高;在不改变原有无线通信系统结构的条件下提高了数据传输性能.给出了新方案的一种低复杂度的实现方法.

一种并行数据输入的循环冗余校验码算法设计

文章首先介绍了CRC的数学原理,继而讨论了一种利于硬件实现的并行数据输入CRC算法的推导方法及其实现方法。最后,采用该文提出的设计算法,使用VHDL设计并实现了CRC-6运算模块,与其它算法实现的CRC模块相比,在使用的资源增加不大的情况下,可以获得较高的性能。

一段用于循环冗余码检错(CRC)的VC源程序分析

从CRC的原理和分类入手对源程序进行分析,根据变量初值和运算移位方式,确定源程序采用的CRC标准和D IVI-SOR代码含义,最后给出源程序运算过程。解决了对电台控制盒进行测试存在的串行通信检错问题。

循环冗余校验CRC的分析及硬件实现

为保证数据传输的正确性,需要对通信过程进行差错控制。循环冗余校验CRC由于编码简单、误判概率低,在通信系统中得到了广泛的应用。介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了CRC编码程序,给出了应用于通信系统中的仿真结果。

用Mathematica辅助设计循环冗余码校验电路

从研究循环冗余码校验的基本数学关系入手,探索设计了无标准算法的循环冗余码校验电路的方法。其中利用符号运算软件Mathematica辅助进行多项式除法计算。该方法可通用于诸如头校验等电路的设计中。

基于分段循环冗余校验的极化码自适应连续取消列表译码算法

针对极化码连续取消列表(SCL)译码算法为获取较好性能而采用较多的保留路径数,导致译码复杂度较高的缺点,自适应SCL译码算法虽然在高信噪比下降低了一定的计算量,却带来了较高的译码延时。根据极化码的顺序译码结构,该文提出了一种分段循环冗余校验(CRC)与自适应选择保留路径数量相结合的SCL译码算法。仿真结果表明,与传统CRC辅助SCL译码算法、自适应SCL译码算法相比,该算法在码率R=0.5时,低信噪比下(-1dB)复杂度降低了约21.6%,在高信噪比下(3dB)复杂度降低了约64%,同时获得较好的译码性能。

无线传感器网络系统中循环冗余校验码算法分析和实现

在无线传感器网络系统中,为了保证在数据链路层建立可靠、透明的链接,同时均衡能量能量消耗与误码率的问题,可以加入足够多的冗余数据便于检测错误,从而重传数据帧。循环冗余校验(CRC)就是一种被广泛采用的错误检验编码。介绍了循环冗余校验码的差错控制原理及其在无线传感器网络数据链路层上的算法实现。

基于循环冗余校验码的差错控制分析与实现

在高速数字通信网络中,由于噪声干扰、瞬时中断等原因,导致信号在传输过程中不可避免地会产生误差.为了确保数据在传输过程中的可靠性,可在数据传输过程中引入差错控制策略来检查和纠正差错.循环冗余校验码是目前被广泛采用的错误校验编码,分析了基于循环冗余检验码的反馈重发式差错控制策略,给出了采用硬件和软件分别实现循环冗余校验的可靠途径.

循环冗余校验码的软件实现

阐述了循环冗余校验码 (CRC)的编码和错误检测方法 ,给出了可在通信软件中直接作用的高效的C语言CRC编码和检错函数源代码。

基于字节查表的循环冗余校验码的软件生成算法

本文提出了基于字节查表生成循环冗余校验码（ＣＲＣ码）的三种软件算法，并对其效率进行了分析。算法具有占用存储单元少、生成ＣＲＣ码速度快的特点，适宜在单片机系统中应用。

单片机串行通信中循环冗余校验码的编码设计

本文主要阐述了循环冗余校验码的编码原理、算法,实现编码所用的程序及硬件电路。此外还对信道编码的一些信息作了一定的介绍,并给出了用单片机实现循环冗余校验码编码的全过程。

循环冗余校验CRC的算法分析及其实现方法

循环冗余校验CRC(Cyclic Redundancy Check)是一种编码简单,且高效、可靠的差错控制方法,广泛应用于工业测控及数据通信领域。阐述用循环冗余校验码CRC进行差错控制的原理,并介绍使用硬件和软件两种方式实现CRC码的方法。

基于只读存储器硬件产生循环冗余校验码

介绍了只读存储器在电路设计中的特殊使用 。

循环冗余校验码算法的分析及VHDL语言实现

介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了编码程序。

循环冗余校验码的单片机及CPLD实现

循环冗余码校验(CRC)是一种可靠性很高的串行数据校验方法。介绍循环冗余码校验的基本原理,并分别用单片机和CPLD作了循环冗余码校验的软件实现和硬件实现。包括汇编语言和VHDL语言源程序。

循环冗余校验CRC的软件实现

在数字通信系统中,为保证数据传输的正确性,需要对通信过程进行差错控制。循环冗余校验CRC (Cyclic Re-dundancy Check)由于编码简单、误判概率低,在通信系统中得到了广泛的应用。为了减少硬件成本,降低硬件设计复杂度,对于那些采用软件方法不至于严重影响CPU响应时间的校验可通过软件实现。采用软件方法实现的前提是实现算法要合理,校验速度要足够快。本文在介绍了并行CRC的原理后,重点讨论了采用并行CRC算法快速通过软件实现CRC 3 2的具体过程,给出了实现程序。