Unfolding算法实现的高速并行CRC电路的VLSI设计

文章通过分析Unfolding算法和被广泛应用的串行CRC校验电路,提出了一种新的高速并行CRC电路,给出了推导过程,并对它的优缺点进行了讨论。

实现VHDL与Verilog HDL混合编程的一种方法

介绍了一种在MaxplusⅡ下实现VerilogHDL语言和VHDL语言混合编程的方法,并进行了比较.以CRC电路为例进行了介绍.在混合编程的指导思想下,可以实现VerilogHDL和VHDL编写的模块.

实现基于FPGA的硬件算法加速器

目的通过具体的方法和示例,说明使用FPGA来实现硬件算法加速是一种较好的方法。方法通过采用FPGA实现CRC算法的硬件加速器与采用传统的软件优化相比较,说明FPGA的优越性。结果基于FPGA的硬件算法加速器,既可提高系统的计算能力,也可节约成本,缩小系统体积。结论根据目标系统的功能需求,使用FPGA来实现硬件算法加速是一种有效、简便、经济的方法。