基于递推法的CRC-32校验码并行改进算法

针对在CRC-32校验码生成方法中,固定电路成本高且缺乏灵活性,传统按位串行算法计算速度慢、查表法需要额外占用空间问题,提出了基于递推法的CRC-32校验码并行改进算法。该算法以递推法为基础,根据实际情况中不同的计算速度和占用空间的需求,计算出并行输入任意n位数据时CRC寄存器中新老数据之间的并行逻辑关系,并根据这一逻辑关系修改程序,从而达到在一定占用空间的限制下,最大程度提升运算速度的目的。仿真结果表明,改进算法存储空间小于查表法,有利于小型化、快速化的硬件实现。

基于千兆以太网的弹载数据采集系统设计

针对大容量弹载数据采集系统对高数据回读速率的要求,进行了基于千兆以太网的数据传输技术研究,利用FPGA实现对MAC层的控制,采用CRC算法对以太网中的数据传输进行差错检验,提高了数据传输的可靠性,经过系统功能测试,验证了该系统以太网数据传输逻辑正确、数据准确、可靠性高,具有良好的可移植性和推广价值。

基于FPGA的以太网物理层信号处理器的研究

为了利用FPGA灵活实现以太网中继器芯片和编解码芯片的功能,本处理器采用自上而下的模块化设计思想,实现了Manchester编码的编解码算法,开创性地将FPGA应用在以太网物理信号的处理上,同时该处理器还实现了部分数据链路层的功能,例如CRC-32差错校验算法。拓宽了FPGA在数字信号处理领域的应用,更为FPGA将以太网物理层和数据链路层信号处理统一实现提供了有效地解决方案。