CSIX接口转换研究及实现

针对在路由器设计中可能出现的不同部件的CSIX接口不匹配的现象,提出了一种基于数据缓冲的解决办法,高效地实现了CSIX接口的转换.并通过FPGA芯片实现了64与128位CSIX接口之间的转换,证明了本方法的有效性、高效性(在FPGA上可达250MHz).

核心路由器中业务引擎交换吞吐量研究

本文给出了核心路由器中业务引擎吞吐量分析的一般模型,并应用此模型研究了实际设计的用于OC-48c接口的业务引擎.由此得出:当采用GigaStream交换芯片时,每路CSIX(CommonSwitchInterface)接口至少需用4路HSSL(HighSpeedSerialLink)链路;在CSIX接口处形成CFrame帧时需要对IP包最后一个信元按照实际大小形成CFrame帧,才能保证交换网络与CSIX接口处线速转发所有长度的IP包.最后,本文给出了业务引擎吞吐量和IP包存储之间的一般性关系,该关系可用于指导核心路由器交换网络的设计.