基于Cache时隙冲突图的面向能耗SPM动态优化

为降低嵌入式系统的能耗,该文提出一种基于Cache和SPM共存架构的优化方法.根据Cache时隙冲突图对数据Cache的行为进行建模,然后采用整数非线性规划算法,将每个时隙中引起Cache缺失的数据页选出,并采用虚存管理机制将其重映射到SPM中.为了降低SPM动态分配的代价,提出一种具有紧耦合DMA的SPM控制器,可在不中断CPU的情况下进行数据页的搬运与地址重映射.这种方法可以对整个数据段进行优化,包括全局数据、堆和栈,并在不降低系统性能的前提下获得平均24.83%的能耗收益.

一种通用DSP单端口指令Cache设计

在一款采用改进HARVARD总线结构的通用DSP中,通过设置一个小型指令CACHE来缓解流水线上的资源冲突。它采用两路组相连结构,仅在流水线上发生资源冲突时才会被访问。出于减小CACHE的面积和功耗考虑,该CACHE采用了单地址端口的设计,也就意味着在同一时钟周期内,CACHE只能完成一次读或写的操作。当读写请求同时发生的时候,必须采用一定的优先策略。本文结合DSP的结构特点,对一些优先策略进行了分析,最后对比了各种策略所付出的代价以及在一些benchmark下的性能。从结果可以看出,通过采取某些策略,该单端口指令CACHE可以获得与双端口CACHE几乎相同的命中率。

一种提高同时多线程VLIW处理器中取指单元吞吐率的方法

在同时多线程处理器中,提高取指单元的吞吐率意味着各线程之间的Cache竞争更加激烈,而这种竞争又制约着取指单元吞吐率的提高。本文针对当前超长指令字体系结构的新特点,提出了一种同时提高取指单元和处理器吞吐率的方法。该方法通过尽可能早地作废取指流水线中的无效地址,减少了由无效取指导致的程序Cache冲突,也提高了整个处理器的性能。实验结果表明,该方法使处理器和取指单元的吞吐率均相对提高了12%～23%,而一级程序Cache的失效率则略微增加甚至降低。另外,它还能够减少10%～25%的一级程序Cache读访问,从而降低了处理器的功耗。

CME指导下的PADDING算法

PADDING是一种提高程序中循环Cache命中率的有效方法,其有效性的关键在于选取合适的PADDING大小以尽可能地消除循环中数组引用之间的Cache冲突。本文从CME理论出发,根据循环中数组引用重用向量的不同,建立对应的CME模型并对其进行分析,给出两种不同的计算PADDING大小的算法。我们运用这两种算法对BenchmarkSPEC95中部分测试程序进行Cache优化试验,取得了较好的效果。