期刊文献+
共找到795篇文章
< 1 2 40 >
每页显示 20 50 100
Cadence推出开拓性的Virtuoso Studio
1
《单片机与嵌入式系统应用》 2023年第6期96-96,共1页
楷登电子(美国Cadence公司)推出新一代定制设计平台Cadence Virtuoso Studio,以提供更好的设计体验,引领定制模拟设计的未来。Virtuoso Studio采用全新的底层架构,以独特的方法来管理设计流程,可将当今大型设计的设计同步吞吐量提升3倍... 楷登电子(美国Cadence公司)推出新一代定制设计平台Cadence Virtuoso Studio,以提供更好的设计体验,引领定制模拟设计的未来。Virtuoso Studio采用全新的底层架构,以独特的方法来管理设计流程,可将当今大型设计的设计同步吞吐量提升3倍,助力客户满足激进的上市时间要求。Virtuoso Studio解决了客户在设计大型复杂项目时遇到的挑战,让他们可以分析和验证设计,确保在整个设计周期都符合设计意图。 展开更多
关键词 定制设计 virtuoso 大型复杂项目 cadence 设计流程 设计体验 底层架构 设计意图
下载PDF
Virtuoso iQuantus Insight及Quantus Insight流程在FINFET先进工艺项目中加速后仿迭代的应用
2
作者 李祉怡 孙航 +2 位作者 丁学伟 张慧丽 曾义 《电子技术应用》 2024年第8期26-31,共6页
随着工艺演进,尺寸进一步缩小带来了更多寄生通路和更大的寄生电阻,后仿结果和前仿相去甚远。如何快速缩小前后仿之间的差距成为重要课题。传统设计中只能通过Quantus Extracted View相对直观地对寄生进行分析,无法更详细地进行分析,这... 随着工艺演进,尺寸进一步缩小带来了更多寄生通路和更大的寄生电阻,后仿结果和前仿相去甚远。如何快速缩小前后仿之间的差距成为重要课题。传统设计中只能通过Quantus Extracted View相对直观地对寄生进行分析,无法更详细地进行分析,这成为设计者们面临的艰巨挑战。同时,后仿发现问题,只能通过“修改电路-版图迭代-再次后仿”反复优化,迭代周期长,如何降低时间成本成为各公司关注的重点。Virtuoso iQuantus Insight(ViQI)/Quantus Insight(QI)可基于寄生网表文件进行寄生分析及结果可视化。工程师可借此对寄生进行准确的分析及假设,无需版图迭代,即可进行设计优化。讨论了如何通过ViQI/QI工具在FINFET先进工艺项目中实现快速的后仿迭代,大幅提高工作效率。 展开更多
关键词 virtuoso iQuantus Insight Quantus Insight 后仿网表分析 寄生假设 快速迭代
下载PDF
Cadence Allegro在项目化教学实践中的应用
3
作者 韦献雅 莫崇福 +2 位作者 韦广灯 韦永豪 陈洁 《集成电路应用》 2024年第1期353-355,共3页
阐述Cadence Allegro的原理图设计和PCB设计技术特点,探讨将Cadence Allegro应用于教学拓展中的实际项目,包括实际任务的设计、实现任务和评价任务,在教学中实现实际环境的学习,从而掌握Allegro的应用技术。
关键词 cadence Allegro Protel 99SE Altium设计工具 W806 电子设计自动化
下载PDF
Cadence新芯片集成解决方案改进Virtuoso平台
4
《半导体技术》 CAS CSCD 北大核心 2004年第5期118-118,共1页
关键词 cadence设计系统有限公司 芯片 virtuoso CHIP EDITOR 信号设计
下载PDF
Cadence推出全新一代Virtuoso平台
5
《电子技术应用》 北大核心 2016年第5期143-143,共1页
2016年4月13日,楷登电子(美国Cadence公司)发布新一代Virtuoso设计平台,可以为设计师实现平均达10倍的全平台性能和容量的提升。该平台包括采用多项新技术的Cadence Virtuoso模拟设计环境(ADE)工具,和进一步提高性能的CadenceVir... 2016年4月13日,楷登电子(美国Cadence公司)发布新一代Virtuoso设计平台,可以为设计师实现平均达10倍的全平台性能和容量的提升。该平台包括采用多项新技术的Cadence Virtuoso模拟设计环境(ADE)工具,和进一步提高性能的CadenceVirtuoso版图工具,来全面地应对汽车安全、医疗器械及物联网(IoT)应用的需求。 展开更多
关键词 cadence公司 virtuoso 设计平台 平台性能 设计环境 汽车安全 医疗器械 设计师
下载PDF
Cadence采用全新可支持电学感知设计的Virtuoso版图套件实现大幅加快芯片设计
6
《电子设计工程》 2013年第15期40-40,共1页
Cadence设计系统公司宣布推出用于实现电学感知设计的Virtuoso版图套件,它是一种开创性的定制设计方法,能提高设计团队的设计生产力和定制IC的电路性能。这是一种独特的在设计中实现电学验证功能.让设计团队在创建版图时即可监控电... Cadence设计系统公司宣布推出用于实现电学感知设计的Virtuoso版图套件,它是一种开创性的定制设计方法,能提高设计团队的设计生产力和定制IC的电路性能。这是一种独特的在设计中实现电学验证功能.让设计团队在创建版图时即可监控电学问题,而不用等到版图完成才能验证其是否满足最初设计意图。Viauoso版图套件EAD功能在为工程师们缩短多达30%的电路设计周期的同时。还可优化芯片尺寸和性能。 展开更多
关键词 cadence设计系统公司 virtuoso 芯片设计 电学问题 版图 套件 感知 电路性能
下载PDF
Cadence采用全新可支持电学感知设计的Virtuoso版图套件
7
《单片机与嵌入式系统应用》 2013年第9期87-87,共1页
Cadence设计系统公司推出用于实现电学感知设计的Virtuoso版图套件,它是一种开创性的定制设计方法,能提高设计团队的设计生产力和定制IC的电路性能。其独特之处在于在设计中实现电学验证功能,让设计团队在创建版图时即可监控电学问... Cadence设计系统公司推出用于实现电学感知设计的Virtuoso版图套件,它是一种开创性的定制设计方法,能提高设计团队的设计生产力和定制IC的电路性能。其独特之处在于在设计中实现电学验证功能,让设计团队在创建版图时即可监控电学问题,而不用等到版图完成才能验证其是否满足最初设计意图。Virtuoso版图套件EAD功能在为工程师们缩短多达30%的电路设计周期的同时,还可优化芯片尺寸和性能。 展开更多
关键词 cadence设计系统公司 virtuoso 电学问题 版图 套件 感知 电路性能 设计方法
下载PDF
Cadence Virtuoso定制IC设计平台提升模拟IC设计的稳健性
8
《单片机与嵌入式系统应用》 2018年第5期94-94,共1页
Cadence宣布,WillSemi采用Cadence Virtuoso定制集成电路设计平台,增强了模拟集成电路设计的可靠性,并缩短了产品的总体上市时间。较此前部署的行业解决方案,WillSemi采用Cadence定制集成电路设计流程不仅将模拟设计和实现时间减半,总... Cadence宣布,WillSemi采用Cadence Virtuoso定制集成电路设计平台,增强了模拟集成电路设计的可靠性,并缩短了产品的总体上市时间。较此前部署的行业解决方案,WillSemi采用Cadence定制集成电路设计流程不仅将模拟设计和实现时间减半,总设计周期时间也缩短了三分之一。 展开更多
关键词 模拟集成电路设计 cadence virtuoso IC设计 设计平台 定制 稳健性 上市时间
下载PDF
Cadence发布全新Virtuoso系统实现芯片、封装和PCB同步设计
9
《印制电路资讯》 2017年第4期63-63,共1页
楷登电子(美国Cadence公司)5月发布全新Cadence Vimloso System Design Platform,结合Cadence Vimtoso平台与Mlegro及Sigrity技术,打造一个正式的、优化的自动协同设计与验证流程。
关键词 cadence公司 virtuoso 同步设计 PCB 芯片 系统 封装 协同设计
下载PDF
Cadence Encounter与Virtuoso设计平台获得TSMC 20纳米Phase I认证
10
《中国集成电路》 2012年第7期7-7,共1页
Cadence日前宣布针对20纳米设计、实现和验证/签收,Cadence的Encounter数字与Virtuoso定制/模拟设计平台获得了TSMC Phase I认证。TSMC认证了该20纳米设计规则手册(DRMs)的工具以及SPICE模型。早期应用者正在使用该流程与工具,同... Cadence日前宣布针对20纳米设计、实现和验证/签收,Cadence的Encounter数字与Virtuoso定制/模拟设计平台获得了TSMC Phase I认证。TSMC认证了该20纳米设计规则手册(DRMs)的工具以及SPICE模型。早期应用者正在使用该流程与工具,同时TSMC、Cadence和设计工程师们正在继续展开密切合作。 展开更多
关键词 cadence virtuoso PHASE TSMC 纳米设计 设计平台 认证 SPICE模型
下载PDF
宏力半导体采用Cadence Virtuoso 6.1 PDK开发系统
11
《集成电路应用》 2008年第11期19-19,共1页
Cadence宣布,宏力半导体(Grace Semiconductor)已采用Cadence Virtuoso 6.1技术,用于开发与测试工艺设计工具包(PDK)。Cadence Virtuoso 6.1“PDK自动化系统”简称为PAS,它有助于PDK的高效创建;而“PDK测试系统”简称STEP,有助于PD... Cadence宣布,宏力半导体(Grace Semiconductor)已采用Cadence Virtuoso 6.1技术,用于开发与测试工艺设计工具包(PDK)。Cadence Virtuoso 6.1“PDK自动化系统”简称为PAS,它有助于PDK的高效创建;而“PDK测试系统”简称STEP,有助于PDK的质量保证。使用PAS和STEP,宏力半导体己经开发并验证了它的0.18微米混合信号、RF PDK,目前已经面向其全球客户推出。 展开更多
关键词 virtuoso cadence 开发系统 PDK 半导体 STEP 测试系统
下载PDF
TSMC选择使用Cadence的Virtuoso和Encounter平台
12
《中国集成电路》 2012年第11期10-10,共1页
Cadence设计系统公司日前宣布TSMC已选择Cadence 解决方案作为其20纳米的设计架构,该方案包括Virtuoso 定制/模拟以及Encounter RTL—to—Signoff平台。
关键词 cadence设计系统公司 virtuoso TSMC 平台 RTL
下载PDF
台积电扩大与Cadence在Virtuoso定制设计平台的合作
13
《集成电路应用》 2013年第8期46-46,共1页
为专注于解决先进节点设计的日益复杂性,Cadence公司日前宣布与台积电在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外,台积电还将扩展其纯正以本质为基于SKILL语言的的丁艺流程设计套件(PDK)产品至16纳米,创建... 为专注于解决先进节点设计的日益复杂性,Cadence公司日前宣布与台积电在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外,台积电还将扩展其纯正以本质为基于SKILL语言的的丁艺流程设计套件(PDK)产品至16纳米,创建并交付全面合格并高品质的本质为基于SKILL语言的的PDK, 展开更多
关键词 cadence公司 virtuoso 设计平台 台积电 合作 定制 SKILL语言 节点设计
下载PDF
Cadence新芯片集成解决方案改进Virtuoso平台
14
《中国集成电路》 2004年第5期19-20,共2页
关键词 cadence公司 virtuoso平台 芯片集成流程 硅片设计
下载PDF
Cadence Virtuoso客户定制设计平台获杰尔采用
15
《电子设计应用》 2006年第6期140-140,共1页
Cadence宣布杰尔系统公司已采用了Cadence的Virtuoso客户定制设计平台,用于它的定制、模拟/混合信号电路设计的需要。杰尔的设计团队计划使用Virtuoso模拟、环境、版图设计及物理验证技术,以便快速为其高级半导体芯片研制出高精度硅... Cadence宣布杰尔系统公司已采用了Cadence的Virtuoso客户定制设计平台,用于它的定制、模拟/混合信号电路设计的需要。杰尔的设计团队计划使用Virtuoso模拟、环境、版图设计及物理验证技术,以便快速为其高级半导体芯片研制出高精度硅晶片。杰尔还采用了IncisivePalladium系列,用于综合设计中的硬件加速及仿真。Cadence基于处理器的加速/仿真技术及正交解决方案,可确保杰尔在硅产生前发现潜在昂贵的硬件、软件及系统级错误。两家公司还准备在90nm、60nm及更高工艺方面进行合作。www.cadence. 展开更多
关键词 virtuoso cadence 设计平台 客户定制 杰尔系统公司 cadence 硬件加速 仿真技术 半导体芯片 电路设计
下载PDF
Cadence与台积电扩大在Virtuoso定制设计平台的合作
16
《中国集成电路》 2013年第8期8-9,共2页
为专注于解决先进节点设计的日益复杂性,Cadence设计系统公司日前宣布,已与台积电在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外,台积电还将扩展其本质为基于SKILL语言的的工艺流程设计套件(PDKs)产品至16nm,... 为专注于解决先进节点设计的日益复杂性,Cadence设计系统公司日前宣布,已与台积电在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外,台积电还将扩展其本质为基于SKILL语言的的工艺流程设计套件(PDKs)产品至16nm,创建并交付全面合格并高品质的本质为基于SKILL语言的的PDKs,可实现Virtuoso平台所有的顶尖功能。为充分发挥最大性能和高品质成果, 展开更多
关键词 cadence设计系统公司 virtuoso 设计平台 台积电 合作 定制 SKILL语言 工艺流程设计
下载PDF
宏力半导体采用Cadence Virtuoso 6.1 PDK开发系统
17
《电子与电脑》 2008年第11期58-58,共1页
Cadence设计系统公司宣布.宏力半导体制造有限公司已经采用Cadence Virtuoso 6.1技术.用于开发与测试工艺设计工具包(PDK)。Cadence Virtuoso 6.1”PDK自动化系统”简称为PAS.它有助于PDK的高效创建.而“POK测试系统”简称STEP,... Cadence设计系统公司宣布.宏力半导体制造有限公司已经采用Cadence Virtuoso 6.1技术.用于开发与测试工艺设计工具包(PDK)。Cadence Virtuoso 6.1”PDK自动化系统”简称为PAS.它有助于PDK的高效创建.而“POK测试系统”简称STEP,有助于PDK的质量保证。使用PAS和STEP.宏力半导体已经开发并验证了它的018μm混合信号,RFPDK,目前已经面向其全球客户推出。 展开更多
关键词 cadence设计系统公司 半导体制造 开发系统 virtuoso STEP 测试系统 自动化系统
下载PDF
Cadence推出针对无线设计领域的混合信号及射频新技术——Cadence携手Aolent、CoWare、Helic、Mathworks推出面向快速硅精确无线设计的集成化Virtuoso平台
18
《电子与电脑》 2005年第3期146-146,共1页
2005年1月24日,SAN JOSE,Calif.JCadence设计系统公司推出一种对无线设计领域具有深远影响的新功能,使该领域的芯片设计者和制造者们对混合信号及射频设计拥有更加深刻的洞察力。Cadence公司的该项新技术是基于业内领先的VirtuosoA... 2005年1月24日,SAN JOSE,Calif.JCadence设计系统公司推出一种对无线设计领域具有深远影响的新功能,使该领域的芯片设计者和制造者们对混合信号及射频设计拥有更加深刻的洞察力。Cadence公司的该项新技术是基于业内领先的VirtuosoAE全定制设计平台建立的,其中包括了Cadence公司最新的射频提取技术、针对无线芯片设计的两个新设计流程、工程服务以及经过硅验证的IP,并整合了来自业界领先的合作伙伴Agilent、CoWare、Helic和Mathworks等公司的技术。使用该项新技术,可以减少设计反复并缩短产品上市时间。 展开更多
关键词 无线局域网 混合信号 射频技术 无线设计 cadence公司
下载PDF
Cadence设计PCB快速布局布线的方法
19
作者 赵琴琴 邹玉莲 +2 位作者 周绍祥 江桂东 黄炳依 《工业控制计算机》 2023年第5期142-143,共2页
随着PCB尺寸要求、器件封装越来越小,器件密度要求越来越高,PCB设计难度越来越大。PCB设计的快速布局布线方法,能较显著提高PCB设计效率,为PCB设计较高布通率及缩短设计周期提供坚实基础。
关键词 cadence PCB 快速布局布线
下载PDF
Cadence加强其Tensilica Vision和AI软件合作伙伴生态
20
《单片机与嵌入式系统应用》 2023年第6期16-16,共1页
楷登电子(美国Cadence公司)宣布欢迎Kudan和Visionary.ai加入Tensilica软件合作伙伴生态系统,他们将为Cadence Tensilica Vision DSP和AI平台带来业界领先的同步与地图构建(SLAM)和AI图像信号处理器(ISP)解决方案。Tensilica Vision和A... 楷登电子(美国Cadence公司)宣布欢迎Kudan和Visionary.ai加入Tensilica软件合作伙伴生态系统,他们将为Cadence Tensilica Vision DSP和AI平台带来业界领先的同步与地图构建(SLAM)和AI图像信号处理器(ISP)解决方案。Tensilica Vision和AI软件生态系统十分广泛,包括50多个为上述平台开发解决方案的合作伙伴,涵盖汽车、智能手机应用、物联网、软件服务及许多其他领域。 展开更多
关键词 智能手机应用 软件服务 地图构建 物联网 AI 合作伙伴 cadence 生态系统
下载PDF
上一页 1 2 40 下一页 到第
使用帮助 返回顶部