基于泰勒级数近似的浮点开方运算器的设计

基于泰勒级数展开式对浮点开方运算进行优化,设计了1个符合IEEE-754标准的精确浮点开方运算器。为了平衡开方运算器的整体性能,采用泰勒级数的二次展开式。为了解决算法中存在的不能进行精确舍入的问题,引入了1种校准方法,通过对初始近似值进行校准,获得了理想的误差范围。为了提高数据吞吐率和工作频率,对开方运算器进行了5级流水线划分。仿真和综合结果表明,浮点开方运算器的误差小于0.5ulp,关键路径延时为2.23ns,面积为53478.240μm^(2),功耗为12.52mW。

SD16的三值逻辑光学运算器理论和结构

为推进三值光学计算机产业化应用,同时提高现有运算器的效率和稳定性,本文论述了三值逻辑光学运算器(Ternary Optical Logic Unit,TOLU)的相关理论、工作原理和实际结构.依据降值设计理论,设计了基元特征结构,优化后形成了简洁的TOLU的光路和电路结构,并以制作成功的TOLU为核心,建成三值光学计算机原型系统SD16.在此基础上,提出了运算器实现18种三值逻辑运算基元的重构方法及重构码生成的创新思想,分析了复合运算基元的重构码,建立了复合运算基元与行运算器的关联,解决了任意三值逻辑运算器重构码生成的关键技术难题.实验表明,SD16的三值逻辑光学运算器的构造理论和结构切实可行,运算结果准确,运行稳定可靠,同时验证了三值光学运算器位数众多、按位可分配、按位可重构的优势.

基于FPGA技术的浮点运算器的设计与实现

日趋进步和完善的FPGA(现场可编程门阵列)技术推动了当前数字电路的设计。浮点运算器是计算机的一个组成部件,结构比较复杂,利用FPGA技术设计浮点运算器可以缩短产品的开发周期。介绍了基于FPGA技术的浮点运算器的设计与实现。描述了采用VHDL(VHSIC硬件描述语言)和原理图方式设计完成浮点运算器的方法和步骤。利用FPGA技术,能方便灵活地设计出浮点运算器。

“混沌”运算器的实现

本文提出了在混沌态下实现“加减乘除”四则运算的一种方法，并且据此原理搭建了一简单的实现电路，并将其称为“混沌”运算器。并期望其在生物系统感觉器官的生理分析和仿真或图象处理技术方面有所启发和突破。

浮点加法运算器前导1预判电路的实现

提出了一种应用于浮点加法器设计中前导1预判电路(LOP)的实现方案。此方案的提出是针对进行浮点加减运算时,尾数相减的结果可能会产生若干个头零,对于前导1的判断将直接影响规格化左移的位数而提出的。前导1的预判与尾数的减法运算并行执行,而不是对减法结果的判断,同时,并行检测预判中可能产生的1位误差,有效缩短了整个加法器的延时。LOP电路设计采用VHDL语言门级描述,已通过逻辑仿真验证,并在浮点加法器的设计中得到应用。

二维级联流水结构大点数FFT运算器实现研究

大点数快速傅里叶变换(FFT)运算在雷达、通信信号侦察中有广泛应用,其基于现场可编程门阵列(FPGA)的实现方法有重要的研究价值。推导出点数为N的大点数FFT运算分解为2级小点数FFT运算级联的运算公式,在此基础上给出其实现步骤,从流水线结构设计、基本运算单元以及地址生成等方面详细介绍一维列(行)变换的工程实现方法,并给出列、行变换之间所乘旋转因子的压缩算法。工程实际应用表明,该大点数FFT运算器具有变换速度快、调试方便及可在单片FPGA实现的优点。

参数化可配置IP核浮点运算器的设计与实现

将参数化可配置IP核的设计方法引入到浮点运算器设计中,通过设计时提取的可用参数,将浮点运算器设计成为参数化、可配置、可重用的IP核。通过仿真验证了实现参数化IP核浮点运算器的可行性和有效性。

乘累加运算器的高性能解决方案

在设计数字信号处理器时我们经常要设计高性能的乘累加运算器。文章详细分析了乘累加运算器的结构,提出了其高性能设计方案并采用标准单元进行了实现,同时提出了DCT运算单元的高性能解决方案。

一种计算机运算器仿真软件的研究

目前的《计算机组成原理》实验装置存在诸多缺点,很难满足教学和研究的需求.文章介绍了笔者开发的用于运算器教学和研究工作的仿真软件,可以用于课堂教学中相应内容的演示和实验,比较好地解决了这一难题.

80位嵌入式超越函数运算器的设计

基于移位加的坐标旋转数字计算机算法是用硬件实现超越函数的最简单方法。本文首先介绍了这种算法的工作方式和计算超越函数的具体过程 ,并设计了一个 80位嵌入式超越函数运算器 ;然后从该处理器的设计构思和系统结构 ,到处理器内部各单元的设计 ,进行了比较详尽的阐述 ;

基于FPGA的实时互相关运算器

对无源雷达的直通信号和反射信号进行互相关运算可以检测目标是否存在。本文介绍了基于FPGA流水线操作的阵列运算器,该运算器有32个并行乘加运算单元时分,完成256个探测距离的互相关值计算,在128MHz的时钟下,能够对二路信号进行实时互相关处理。

光电并行加/减运算器

本文研究提出了一种适合于并行MSD算法的空间位置编码,进而建立起了无进位的全加/全减运算器的三级蝶互连结构模型,并得到了实验的验证,从而实现了并行算法与光学并行实现结构的有机结合。

三值光计算机运算器网的拓扑性质

研究了三值光计算机运算器网。除了具有其他现实复杂网络所具有的性质如"小世界效应","无标度性质"外,该网络聚类系数C=0。为了更好地描述该网络所具有的性质,提出了一个新的概念——稠密度。结果表明该网络的稠密度比其度分布能更好地服从幂律分布。对采用不同基元构成的网络的性质进行了对比,从而在一定程度上为三值光计算机基元个数的选择提供理论依据。

嵌入式微处理器运算器设计

讨论了１６ 位嵌入式微处理器的运算器设计问题； 分析了指令的平均字节数和运算器速度，

论计算机处理器中运算器的工作原理

运算器部件是计算机中处理数据的功能部件。对数据处理,主要包括数据的算术运算和逻辑数据的逻辑操作。因此,实现对数据的算术与逻辑运算是运算器的核心功能,运算器如何实现以上功能,从运算器核心部件基本工作原理深入理解,帮助解决学习计算机相关应用知识。

多功能信号运算器的研制

本文介绍了多功能信号运算器的研制，包括总体方案设计、各部分电路介绍和实验结果分析。

原码两位乘运算器的逻辑实现

以数学推导→算法分析→逻辑设计为线,详细论述原码两位乘运算器的实现过程,使读者深入理解运算器的设计思路。

图像复合代数运算器的设计与应用

图像代数运算主要应用于对多光谱图像的处理。文中在分析代数运算原理及意义的前提下 ,综合考虑各种实际情况 ,设计了功能丰富、界面友好、通用纠错性强的公式编辑器 ,并利用确定的公式自动引导图像间的运算。复合代数运算器的设计提高了多光谱图像处理的效率 。

基于Quartus Ⅱ的运算器的设计与实现

本文借助于QuartusII软件在计算机上仿真制作了具有简单运算功能的运算器,由此我们一方面可以了解电路仿真的主要流程,另一方面可以验证运算器的功能。

基于FPGA的双符号数128位宽位乘法运算器件的设计

文章提出了一种由128位双符号数全加器构成的以时序逻辑移位方式设计的双符号数128位宽位乘法器,此乘法器比与逻辑阵列和加全加器构成的乘法阵列占用宏单元硬件资源少,结构简单,由于使用基于VHDL语言模块化设计和现场可编程门阵列FPGA的电子实现,有利于器件性能的升级与位数扩充,所以本设计具有经济性和实用性两大特性。